ReP USP - Resultado da busca

Artigo de periodico
A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS) (2024)
Nordi, Tiago Matheus; Gounella, Rodrigo Henrique ; Amorim, Márcio Luís Munhoz; Luppe, Maximiliam ; Soares Junior, João Navarro ; Afonso, João L.; Monteiro, Vitor; Afonso, Jose A.; Fonoff, Erich Talamoni ; Colombari, Eduardo ; Carmo, João Paulo Pereira do
Fonte: Journal of Low Power Electronics and Applications. Unidades: EESC, FM
Assuntos: CIRCUITOS INTEGRADOS, MARCA-PASSO ARTIFICIAL, ESTIMULAÇÃO CEREBRAL, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
NORDI, Tiago Matheus et al. A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS). Journal of Low Power Electronics and Applications, v. 14, n. 2, p. 1-16, 2024Tradução . . Disponível em: https://dx.doi.org/10.3390/jlpea14020028. Acesso em: 15 nov. 2025.
APA
Nordi, T. M., Gounella, R. H., Amorim, M. L. M., Luppe, M., Soares Junior, J. N., Afonso, J. L., et al. (2024). A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS). Journal of Low Power Electronics and Applications, 14( 2), 1-16. doi:10.3390/jlpea14020028
NLM
Nordi TM, Gounella RH, Amorim MLM, Luppe M, Soares Junior JN, Afonso JL, Monteiro V, Afonso JA, Fonoff ET, Colombari E, Carmo JPP do. A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS) [Internet]. Journal of Low Power Electronics and Applications. 2024 ; 14( 2): 1-16.[citado 2025 nov. 15 ] Available from: https://dx.doi.org/10.3390/jlpea14020028
Vancouver
Nordi TM, Gounella RH, Amorim MLM, Luppe M, Soares Junior JN, Afonso JL, Monteiro V, Afonso JA, Fonoff ET, Colombari E, Carmo JPP do. A microdevice in a submicron CMOS for closed-loop deep-brain stimulation (CLDBS) [Internet]. Journal of Low Power Electronics and Applications. 2024 ; 14( 2): 1-16.[citado 2025 nov. 15 ] Available from: https://dx.doi.org/10.3390/jlpea14020028
Trabalho de evento
A divide-by-1.5/2 prescaler utilizing double data rate technique (2024)
Franck, Lucas Daudt; Soares Junior, João Navarro ; Carmo, João Paulo Pereira do
Fonte: Proceedings. Nome do evento: SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI). Unidade: EESC
Assuntos: EFICIÊNCIA ENERGÉTICA, CIRCUITOS INTEGRADOS, SINTERIZAÇÃO, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FRANCK, Lucas Daudt e SOARES JUNIOR, João Navarro e CARMO, João Paulo Pereira do. A divide-by-1.5/2 prescaler utilizing double data rate technique. 2024, Anais.. Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2024. Disponível em: http://dx.doi.org/10.1109/SBCCI62366.2024.10703986. Acesso em: 15 nov. 2025.
APA
Franck, L. D., Soares Junior, J. N., & Carmo, J. P. P. do. (2024). A divide-by-1.5/2 prescaler utilizing double data rate technique. In Proceedings. Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1109/SBCCI62366.2024.10703986
NLM
Franck LD, Soares Junior JN, Carmo JPP do. A divide-by-1.5/2 prescaler utilizing double data rate technique [Internet]. Proceedings. 2024 ;[citado 2025 nov. 15 ] Available from: http://dx.doi.org/10.1109/SBCCI62366.2024.10703986
Vancouver
Franck LD, Soares Junior JN, Carmo JPP do. A divide-by-1.5/2 prescaler utilizing double data rate technique [Internet]. Proceedings. 2024 ;[citado 2025 nov. 15 ] Available from: http://dx.doi.org/10.1109/SBCCI62366.2024.10703986
Artigo de periodico
A review of optical sensors in CMOS (2024)
Gounella, Rodrigo Henrique; Ferreira, Gabriel M; Amorim, Márcio Luís Munhoz; Soares Junior, João Navarro ; Carmo, João Paulo Pereira do
Fonte: Electronics. Unidade: EESC
Assuntos: SENSORES ÓPTICOS, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GOUNELLA, Rodrigo Henrique et al. A review of optical sensors in CMOS. Electronics, v. 13, n. 4, p. 1-35, 2024Tradução . . Disponível em: https://dx.doi.org/10.3390/electronics13040691. Acesso em: 15 nov. 2025.
APA
Gounella, R. H., Ferreira, G. M., Amorim, M. L. M., Soares Junior, J. N., & Carmo, J. P. P. do. (2024). A review of optical sensors in CMOS. Electronics, 13( 4), 1-35. doi:10.3390/electronics13040691
NLM
Gounella RH, Ferreira GM, Amorim MLM, Soares Junior JN, Carmo JPP do. A review of optical sensors in CMOS [Internet]. Electronics. 2024 ; 13( 4): 1-35.[citado 2025 nov. 15 ] Available from: https://dx.doi.org/10.3390/electronics13040691
Vancouver
Gounella RH, Ferreira GM, Amorim MLM, Soares Junior JN, Carmo JPP do. A review of optical sensors in CMOS [Internet]. Electronics. 2024 ; 13( 4): 1-35.[citado 2025 nov. 15 ] Available from: https://dx.doi.org/10.3390/electronics13040691
Artigo de periodico
A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS (2021)
Campos, Arthur Lombardi; Soares Junior, João Navarro ; Luppe, Maximiliam ; Lima, Eduardo Rodrigues de
Fonte: Analog Integrated Circuits and Signal Processing. Unidade: EESC
Assuntos: CONSUMO DE ENERGIA ELÉTRICA, CIRCUITOS INTEGRADOS, CONVERSORES ELÉTRICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi et al. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, v. 106, p. 321-337, 2021Tradução . . Disponível em: https://doi.org/10.1007/s10470-020-01742-6. Acesso em: 15 nov. 2025.
APA
Campos, A. L., Soares Junior, J. N., Luppe, M., & Lima, E. R. de. (2021). A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, 106, 321-337. doi:10.1007/s10470-020-01742-6
NLM
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2025 nov. 15 ] Available from: https://doi.org/10.1007/s10470-020-01742-6
Vancouver
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2025 nov. 15 ] Available from: https://doi.org/10.1007/s10470-020-01742-6
Trabalho de evento
Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS (2019)
Campos, Arthur Lombardi; Soares Junior, João Navarro ; Luppe, Maximiliam
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: CIRCUITOS INTEGRADOS, CONVERSORES ELÉTRICOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CAMPOS, Arthur Lombardi e SOARES JUNIOR, João Navarro e LUPPE, Maximiliam. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. 2019, Anais.. New York, NY, USA: ACM, 2019. Disponível em: https://doi.org/10.1145/3338852.3339857. Acesso em: 15 nov. 2025.
APA
Campos, A. L., Soares Junior, J. N., & Luppe, M. (2019). Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS. In Proceedings. New York, NY, USA: ACM. doi:10.1145/3338852.3339857
NLM
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;[citado 2025 nov. 15 ] Available from: https://doi.org/10.1145/3338852.3339857
Vancouver
Campos AL, Soares Junior JN, Luppe M. Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS [Internet]. Proceedings. 2019 ;[citado 2025 nov. 15 ] Available from: https://doi.org/10.1145/3338852.3339857
Trabalho de evento
Design for stability of active inductor with feedback resistance (2014)
Guerreiro, Gabriel Rebello; Soares Junior, João Navarro
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GUERREIRO, Gabriel Rebello e SOARES JUNIOR, João Navarro. Design for stability of active inductor with feedback resistance. 2014, Anais.. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2014. Disponível em: http://dx.doi.org/10.1145/2660540.2660549. Acesso em: 15 nov. 2025.
APA
Guerreiro, G. R., & Soares Junior, J. N. (2014). Design for stability of active inductor with feedback resistance. In Proceedings. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1145/2660540.2660549
NLM
Guerreiro GR, Soares Junior JN. Design for stability of active inductor with feedback resistance [Internet]. Proceedings. 2014 ;[citado 2025 nov. 15 ] Available from: http://dx.doi.org/10.1145/2660540.2660549
Vancouver
Guerreiro GR, Soares Junior JN. Design for stability of active inductor with feedback resistance [Internet]. Proceedings. 2014 ;[citado 2025 nov. 15 ] Available from: http://dx.doi.org/10.1145/2660540.2660549
Trabalho de evento
A CMOS bandgap reference circuit with a temperature coefficient adjustment block (2013)
Ishibe, Eder Issao; Soares Junior, João Navarro
Nome do evento: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidade: EESC
Assuntos: MÉTODO DE MONTE CARLO, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ISHIBE, Eder Issao e SOARES JUNIOR, João Navarro. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013, Anais.. Piscataway: IEEE, 2013. . Acesso em: 15 nov. 2025.
APA
Ishibe, E. I., & Soares Junior, J. N. (2013). A CMOS bandgap reference circuit with a temperature coefficient adjustment block. In . Piscataway: IEEE.
NLM
Ishibe EI, Soares Junior JN. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013 ;[citado 2025 nov. 15 ]
Vancouver
Ishibe EI, Soares Junior JN. A CMOS bandgap reference circuit with a temperature coefficient adjustment block. 2013 ;[citado 2025 nov. 15 ]
Artigo de periodico
A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter (2008)
Hernández, Hugo; Van Noije, Wilhelmus Adrianus Maria ; Roa, Elkim; Soares Junior, João Navarro
Fonte: Analog Integrated Circuits and Signal Processing. Unidades: EESC, EP
Assuntos: CONVERSORES ELÉTRICOS, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
HERNÁNDEZ, Hugo et al. A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter. Analog Integrated Circuits and Signal Processing, v. 57, p. 69-77, 2008Tradução . . Disponível em: https://dx.doi.org/10.1007/s10470-008-9198-1. Acesso em: 15 nov. 2025.
APA
Hernández, H., Van Noije, W. A. M., Roa, E., & Soares Junior, J. N. (2008). A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter. Analog Integrated Circuits and Signal Processing, 57, 69-77. doi:10.1007/s10470-008-9198-1
NLM
Hernández H, Van Noije WAM, Roa E, Soares Junior JN. A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter [Internet]. Analog Integrated Circuits and Signal Processing. 2008 ; 57 69-77.[citado 2025 nov. 15 ] Available from: https://dx.doi.org/10.1007/s10470-008-9198-1
Vancouver
Hernández H, Van Noije WAM, Roa E, Soares Junior JN. A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter [Internet]. Analog Integrated Circuits and Signal Processing. 2008 ; 57 69-77.[citado 2025 nov. 15 ] Available from: https://dx.doi.org/10.1007/s10470-008-9198-1
Artigo de periodico
A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC) (2000)
Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Fonte: Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônico. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC). Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônico, n. 04, 2000Tradução . . Disponível em: https://repositorio.usp.br/directbitstream/9223ad7a-88c6-44c6-98f3-32a8f137379a/BT-PSI-0004_1195969_250820_111501.pdf. Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., & Van Noije, W. A. M. (2000). A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC). Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônico, (04). Recuperado de https://repositorio.usp.br/directbitstream/9223ad7a-88c6-44c6-98f3-32a8f137379a/BT-PSI-0004_1195969_250820_111501.pdf
NLM
Soares Junior JN, Van Noije WAM. A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC) [Internet]. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônico. 2000 ;(04):[citado 2025 nov. 15 ] Available from: https://repositorio.usp.br/directbitstream/9223ad7a-88c6-44c6-98f3-32a8f137379a/BT-PSI-0004_1195969_250820_111501.pdf
Vancouver
Soares Junior JN, Van Noije WAM. A 1.6 GHz dual modulus prescaler using the extended true single-phase-clock CMOS circuit technique (E-TSPC) [Internet]. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Sistemas Eletrônico. 2000 ;(04):[citado 2025 nov. 15 ] Available from: https://repositorio.usp.br/directbitstream/9223ad7a-88c6-44c6-98f3-32a8f137379a/BT-PSI-0004_1195969_250820_111501.pdf
Trabalho de evento
The use of extended TSPC CMOS structures to build circuits with doubled input/output data throughput (2000)
Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Fonte: Proceedings. Nome do evento: Symposium on Integrated Circuits and Systems Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. The use of extended TSPC CMOS structures to build circuits with doubled input/output data throughput. 2000, Anais.. Los Alamitos: IEEE, 2000. . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., & Van Noije, W. A. M. (2000). The use of extended TSPC CMOS structures to build circuits with doubled input/output data throughput. In Proceedings. Los Alamitos: IEEE.
NLM
Soares Junior JN, Van Noije WAM. The use of extended TSPC CMOS structures to build circuits with doubled input/output data throughput. Proceedings. 2000 ;[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Van Noije WAM. The use of extended TSPC CMOS structures to build circuits with doubled input/output data throughput. Proceedings. 2000 ;[citado 2025 nov. 15 ]
Artigo de periodico
E-TSPC: extended true single-phase-clock MOS circuit technique for high speed applications (1997)
Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Fonte: Journal of Solid-State Devices and Circuits. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. E-TSPC: extended true single-phase-clock MOS circuit technique for high speed applications. Journal of Solid-State Devices and Circuits, v. 5, n. 2, p. 21-26, 1997Tradução . . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., & Van Noije, W. A. M. (1997). E-TSPC: extended true single-phase-clock MOS circuit technique for high speed applications. Journal of Solid-State Devices and Circuits, 5( 2), 21-26.
NLM
Soares Junior JN, Van Noije WAM. E-TSPC: extended true single-phase-clock MOS circuit technique for high speed applications. Journal of Solid-State Devices and Circuits. 1997 ; 5( 2): 21-26.[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Van Noije WAM. E-TSPC: extended true single-phase-clock MOS circuit technique for high speed applications. Journal of Solid-State Devices and Circuits. 1997 ; 5( 2): 21-26.[citado 2025 nov. 15 ]
Trabalho de evento
A 1.4Gbit/s CMOS for 50Ω ECL systems (1997)
Soares Junior, João Navarro ; Silveira, Reinaldo; Romão, Fábio Luís; Van Noije, Wilhelmus Adrianus Maria
Fonte: Proceedings. Nome do evento: Great Lakes Symposium on VLSI. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro et al. A 1.4Gbit/s CMOS for 50Ω ECL systems. 1997, Anais.. Los Alamitos: IEEE Computer Society Press, 1997. . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., Silveira, R., Romão, F. L., & Van Noije, W. A. M. (1997). A 1.4Gbit/s CMOS for 50Ω ECL systems. In Proceedings. Los Alamitos: IEEE Computer Society Press.
NLM
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. A 1.4Gbit/s CMOS for 50Ω ECL systems. Proceedings. 1997 ;[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. A 1.4Gbit/s CMOS for 50Ω ECL systems. Proceedings. 1997 ;[citado 2025 nov. 15 ]
Trabalho de evento
Circuito buffer conversor cmos / ecl (1996)
Soares Junior, João Navarro ; Silveira, Reinaldo; Romão, Fabio Luis; Van Noije, Wilhelmus Adrianus Maria
Fonte: Anais SBCCI. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro et al. Circuito buffer conversor cmos / ecl. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., Silveira, R., Romão, F. L., & Van Noije, W. A. M. (1996). Circuito buffer conversor cmos / ecl. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe.
NLM
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Trabalho de evento
Fully integrated cmos clock recovery at gbits / rates (1996)
Moreira, L C; Toma, M; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Fonte: Proceedings. Nome do evento: Conference of the Brazilian Microelectronics Society. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MOREIRA, L C et al. Fully integrated cmos clock recovery at gbits / rates. 1996, Anais.. São Paulo: Sbmicro, 1996. . Acesso em: 15 nov. 2025.
APA
Moreira, L. C., Toma, M., Soares Junior, J. N., & Van Noije, W. A. M. (1996). Fully integrated cmos clock recovery at gbits / rates. In Proceedings. São Paulo: Sbmicro.
NLM
Moreira LC, Toma M, Soares Junior JN, Van Noije WAM. Fully integrated cmos clock recovery at gbits / rates. Proceedings. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Moreira LC, Toma M, Soares Junior JN, Van Noije WAM. Fully integrated cmos clock recovery at gbits / rates. Proceedings. 1996 ;[citado 2025 nov. 15 ]
Trabalho de evento
Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m (1996)
Romão, Fábio Luís; Soares Junior, João Navarro ; Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria
Fonte: Anais SBCCI. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís et al. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 15 nov. 2025.
APA
Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1996). Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe.
NLM
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Vancouver
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. Anais SBCCI. 1996 ;[citado 2025 nov. 15 ]
Artigo de periodico
Precise final state determination of mismatched cmos latches (1995)
Van Noije, Wilhelmus Adrianus Maria ; Liu, W T; Soares Junior, João Navarro
Fonte: Ieee Journal of Solid-State Circuits. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VAN NOIJE, Wilhelmus Adrianus Maria e LIU, W T e SOARES JUNIOR, João Navarro. Precise final state determination of mismatched cmos latches. Ieee Journal of Solid-State Circuits, v. 30, n. 5 , p. 607-11, 1995Tradução . . Acesso em: 15 nov. 2025.
APA
Van Noije, W. A. M., Liu, W. T., & Soares Junior, J. N. (1995). Precise final state determination of mismatched cmos latches. Ieee Journal of Solid-State Circuits, 30( 5 ), 607-11.
NLM
Van Noije WAM, Liu WT, Soares Junior JN. Precise final state determination of mismatched cmos latches. Ieee Journal of Solid-State Circuits. 1995 ;30( 5 ): 607-11.[citado 2025 nov. 15 ]
Vancouver
Van Noije WAM, Liu WT, Soares Junior JN. Precise final state determination of mismatched cmos latches. Ieee Journal of Solid-State Circuits. 1995 ;30( 5 ): 607-11.[citado 2025 nov. 15 ]
Trabalho de evento
Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s (1995)
Romão, Fábio Luís; Soares Junior, João Navarro ; Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria
Fonte: Memorias. Nome do evento: Workshop Iberchip. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís et al. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. 1995, Anais.. Santa Fe de Bogota: Universidad de los Andes, 1995. . Acesso em: 15 nov. 2025.
APA
Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1995). Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. In Memorias. Santa Fe de Bogota: Universidad de los Andes.
NLM
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. Memorias. 1995 ;[citado 2025 nov. 15 ]
Vancouver
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. Memorias. 1995 ;[citado 2025 nov. 15 ]
Trabalho de evento
High speed cmos ecl-compatible input circuit (1995)
Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Fonte: Proceedings. Nome do evento: Congress of the Brazilian Microelectronics Society. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. High speed cmos ecl-compatible input circuit. 1995, Anais.. Porto Alegre: Instituto de Informatica da Ufrgs, 1995. . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., & Van Noije, W. A. M. (1995). High speed cmos ecl-compatible input circuit. In Proceedings. Porto Alegre: Instituto de Informatica da Ufrgs.
NLM
Soares Junior JN, Van Noije WAM. High speed cmos ecl-compatible input circuit. Proceedings. 1995 ;[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Van Noije WAM. High speed cmos ecl-compatible input circuit. Proceedings. 1995 ;[citado 2025 nov. 15 ]
Trabalho de evento
Analysis of the histogram testing applied to obtain the effective bit number for ADC (1994)
Soares Junior, João Navarro ; Krusique, J L; Van Noije, Wilhelmus Adrianus Maria
Fonte: Anais. Nome do evento: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e KRUSIQUE, J L e VAN NOIJE, Wilhelmus Adrianus Maria. Analysis of the histogram testing applied to obtain the effective bit number for ADC. 1994, Anais.. Porto Alegre: Sbc/Ufrgs, 1994. . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., Krusique, J. L., & Van Noije, W. A. M. (1994). Analysis of the histogram testing applied to obtain the effective bit number for ADC. In Anais. Porto Alegre: Sbc/Ufrgs.
NLM
Soares Junior JN, Krusique JL, Van Noije WAM. Analysis of the histogram testing applied to obtain the effective bit number for ADC. Anais. 1994 ;[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Krusique JL, Van Noije WAM. Analysis of the histogram testing applied to obtain the effective bit number for ADC. Anais. 1994 ;[citado 2025 nov. 15 ]
Trabalho de evento
Conversores D/A de 6 bits desenvolvido em pre-difundido do tipo mar de transistores (1994)
Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Fonte: Anais. Nome do evento: Congresso da Sociedade Brasileira de Microeletronica. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. Conversores D/A de 6 bits desenvolvido em pre-difundido do tipo mar de transistores. 1994, Anais.. Rio de Janeiro: Sbmicro/Ufrj, 1994. . Acesso em: 15 nov. 2025.
APA
Soares Junior, J. N., & Van Noije, W. A. M. (1994). Conversores D/A de 6 bits desenvolvido em pre-difundido do tipo mar de transistores. In Anais. Rio de Janeiro: Sbmicro/Ufrj.
NLM
Soares Junior JN, Van Noije WAM. Conversores D/A de 6 bits desenvolvido em pre-difundido do tipo mar de transistores. Anais. 1994 ;[citado 2025 nov. 15 ]
Vancouver
Soares Junior JN, Van Noije WAM. Conversores D/A de 6 bits desenvolvido em pre-difundido do tipo mar de transistores. Anais. 1994 ;[citado 2025 nov. 15 ]

Unidades USP

ReP

Filtros

Autores

Autores USP

Ano de publicação

Assuntos

Título da fonte

Editora

Nome do evento

Indexado em

Afiliação dos autores externos não normalizada