Design for stability of active inductor with feedback resistance (2014)
- Authors:
- Autor USP: SOARES JUNIOR, JOAO NAVARRO - EESC
- Unidade: EESC
- DOI: 10.1145/2660540.2660549
- Subjects: CIRCUITOS INTEGRADOS; ENGENHARIA ELÉTRICA
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Publisher place: Rio de Janeiro, RJ
- Date published: 2014
- Source:
- Título: Proceedings
- Conference titles: Symposium on Integrated Circuits and Systems Design - SBCCI
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
GUERREIRO, Gabriel Rebello e SOARES JUNIOR, João Navarro. Design for stability of active inductor with feedback resistance. 2014, Anais.. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2014. Disponível em: http://dx.doi.org/10.1145/2660540.2660549. Acesso em: 29 dez. 2025. -
APA
Guerreiro, G. R., & Soares Junior, J. N. (2014). Design for stability of active inductor with feedback resistance. In Proceedings. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1145/2660540.2660549 -
NLM
Guerreiro GR, Soares Junior JN. Design for stability of active inductor with feedback resistance [Internet]. Proceedings. 2014 ;[citado 2025 dez. 29 ] Available from: http://dx.doi.org/10.1145/2660540.2660549 -
Vancouver
Guerreiro GR, Soares Junior JN. Design for stability of active inductor with feedback resistance [Internet]. Proceedings. 2014 ;[citado 2025 dez. 29 ] Available from: http://dx.doi.org/10.1145/2660540.2660549 - Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade
- Otimização de circuitos CMOS por algoritmos genéticos
- Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de cinco bits em CMOS
- Design of high speed digital circuits with E-TSPC cell library
- A power optimized decimator for sigma-delta data converters
- A bandgap circuit with a temperature coefficient adjustment block
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
- Técnicas para projeto de ASICs CMOS de alta velocidade
- A simple CMOS bandgap reference circuit with sub-1-V operation
Informações sobre o DOI: 10.1145/2660540.2660549 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
OK___trabalho 02 (27th Sy... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
