Design of high speed digital circuits with E-TSPC cell library (2011)
- Authors:
- Autor USP: SOARES JUNIOR, JOAO NAVARRO - EESC
- Unidade: EESC
- Subjects: ENGENHARIA ELÉTRICA; CIRCUITOS DIGITAIS
- Language: Inglês
- Imprenta:
- Publisher: SBCC
- Publisher place: São Paulo, SP
- Date published: 2011
- Source:
- Título: Anais
- Conference titles: Encontro da Sociedade Brasileira de Crescimento de Cristais - SBCC
-
ABNT
SOARES JUNIOR, João Navarro e MARTINS, Gustavo C. Design of high speed digital circuits with E-TSPC cell library. 2011, Anais.. São Paulo, SP: SBCC, 2011. Disponível em: https://repositorio.usp.br/directbitstream/53d5be3f-d36f-48ba-a26a-758e4210b290/2020876.2020915.pdf. Acesso em: 29 dez. 2025. -
APA
Soares Junior, J. N., & Martins, G. C. (2011). Design of high speed digital circuits with E-TSPC cell library. In Anais. São Paulo, SP: SBCC. Recuperado de https://repositorio.usp.br/directbitstream/53d5be3f-d36f-48ba-a26a-758e4210b290/2020876.2020915.pdf -
NLM
Soares Junior JN, Martins GC. Design of high speed digital circuits with E-TSPC cell library [Internet]. Anais. 2011 ;[citado 2025 dez. 29 ] Available from: https://repositorio.usp.br/directbitstream/53d5be3f-d36f-48ba-a26a-758e4210b290/2020876.2020915.pdf -
Vancouver
Soares Junior JN, Martins GC. Design of high speed digital circuits with E-TSPC cell library [Internet]. Anais. 2011 ;[citado 2025 dez. 29 ] Available from: https://repositorio.usp.br/directbitstream/53d5be3f-d36f-48ba-a26a-758e4210b290/2020876.2020915.pdf - Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade
- Otimização de circuitos CMOS por algoritmos genéticos
- Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de cinco bits em CMOS
- A power optimized decimator for sigma-delta data converters
- A bandgap circuit with a temperature coefficient adjustment block
- Design for stability of active inductor with feedback resistance
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
- Técnicas para projeto de ASICs CMOS de alta velocidade
- A simple CMOS bandgap reference circuit with sub-1-V operation
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
2020876.2020915.pdf |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
