Otimização de osciladores MOS por algoritmos meta-heurísticos (2014)
- Authors:
- Autor USP: SOARES JUNIOR, JOAO NAVARRO - EESC
- Unidade: EESC
- Subjects: ALGORITMOS; CIRCUITOS INTEGRADOS MOS; OSCILADORES (OTIMIZAÇÃO)
- Language: Português
- Imprenta:
- Publisher: Pró-Reitoria de Pesquisa/USP
- Publisher place: São Paulo, SP
- Date published: 2014
- Conference titles: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo - SIICUSP
-
ABNT
TARDELLI, João Alberto Baccarin Robles; SOARES JUNIOR, João Navarro. Otimização de osciladores MOS por algoritmos meta-heurísticos. Anais.. São Paulo, SP: Pró-Reitoria de Pesquisa/USP, 2014.Disponível em: -
APA
Tardelli, J. A. B. R., & Soares Junior, J. N. (2014). Otimização de osciladores MOS por algoritmos meta-heurísticos. In . São Paulo, SP: Pró-Reitoria de Pesquisa/USP. Recuperado de https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S -
NLM
Tardelli JABR, Soares Junior JN. Otimização de osciladores MOS por algoritmos meta-heurísticos [Internet]. 2014 ;Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S -
Vancouver
Tardelli JABR, Soares Junior JN. Otimização de osciladores MOS por algoritmos meta-heurísticos [Internet]. 2014 ;Available from: https://uspdigital.usp.br/siicusp/cdOnlineTrabalhoObter?numeroInscricaoTrabalho=2340&numeroEdicao=22&print=S - A bandgap circuit with a temperature coefficient adjustment block
- A power optimized decimator for sigma-delta data converters
- A simple CMOS bandgap reference circuit with sub-1-V operation
- Técnicas para projeto de ASICs CMOS de alta velocidade
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Estudo dos conversores analogo-digitais de alta frequencia e implementacao de um conversor com estrutura paralela de cinco bits em CMOS
- Design of high speed digital circuits with E-TSPC cell library
- Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade
- Otimização de circuitos CMOS por algoritmos genéticos
- Design of an OTA-Miller for a 96dB SNR SC multi-bit sigma-delta modulator based on gm/Id methodology
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
