Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de cinco bits em CMOS (1990)
- Authors:
- Autor USP: SOARES JUNIOR, JOAO NAVARRO - EP
- Unidade: EP
- Sigla do Departamento: PEL
- Assunto: ENGENHARIA ELÉTRICA
- Language: Português
- Abstract: Neste trabalho estudamos os conversores análogo-digitais e, em particular, os conversores de estrutura paralela ou flash. Como estamos interessados em conversores para a área de vídeo principalmente, taxa de amostragem superior a 10mhz, e são estes circuitos que mais facilmente alcançam estas taxas, então dedicamos maior atenção a eles. Iniciamos o estudo descrevendo os conversores mais usados. Posteriormente, passamos a analisar detalhes dos conversores flash. Para concluir, analisamos alguns conversores em CMOS e bipolares. No fim do segundo capítulo, tratamos de testes para conversores A/D. Discutimos com profundidade alguns dos métodos mais importantes. A partir deste estudo foi desenvolvido um programa, TCAD, com alguns testes implementados. A parte final do trabalho foi desenvolver um conversor flash de 5 bits, 20mhz de taxa de amostragem e sinal de entrada máximo com 5 mhz de frequência (2v de pico a pico). Ele foi projetado para CMOS 3'MI'm, poco p, porta de silício policristalino e um nível de metal. A área que o circuito ocupa e de 2,547 x 1,29 'MILIMETROS QUADRADOS'. Pelas simulações devemos ter 3, 9 bits efetivos para 20mhz de taxa de amostragem e entrada de 5mhz, a potência consumida varia entre 58,1mw a 83,2mw (a 20mhz).
- Imprenta:
- Data da defesa: 11.12.1990
-
ABNT
SOARES JUNIOR, João Navarro. Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de cinco bits em CMOS. 1990. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1990. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-12122024-150130/pt-br.php. Acesso em: 29 dez. 2025. -
APA
Soares Junior, J. N. (1990). Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de cinco bits em CMOS (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-12122024-150130/pt-br.php -
NLM
Soares Junior JN. Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de cinco bits em CMOS [Internet]. 1990 ;[citado 2025 dez. 29 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-12122024-150130/pt-br.php -
Vancouver
Soares Junior JN. Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de cinco bits em CMOS [Internet]. 1990 ;[citado 2025 dez. 29 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-12122024-150130/pt-br.php - Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade
- Otimização de circuitos CMOS por algoritmos genéticos
- Design of high speed digital circuits with E-TSPC cell library
- A power optimized decimator for sigma-delta data converters
- A bandgap circuit with a temperature coefficient adjustment block
- Design for stability of active inductor with feedback resistance
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
- Técnicas para projeto de ASICs CMOS de alta velocidade
- A simple CMOS bandgap reference circuit with sub-1-V operation
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
