A bandgap circuit with a temperature coefficient adjustment block (2013)
- Authors:
- Autor USP: SOARES JUNIOR, JOAO NAVARRO - EESC
- Unidade: EESC
- DOI: 10.1109/MWSCAS.2013.6674595
- Subjects: MÉTODO DE MONTE CARLO; HEURÍSTICA; ALGORITMOS
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Piscataway
- Date published: 2013
- ISBN: 9781479900664
- Conference titles: IEEE International Midwest Symposium on Circuits and Systems - MWSCAS
- Status:
- Nenhuma versão em acesso aberto identificada
-
ABNT
ISHIBE, Eder Issao e SOARES JUNIOR, João Navarro. A bandgap circuit with a temperature coefficient adjustment block. 2013, Anais.. Piscataway: IEEE, 2013. Disponível em: https://doi.org/10.1109/MWSCAS.2013.6674595. Acesso em: 13 abr. 2026. -
APA
Ishibe, E. I., & Soares Junior, J. N. (2013). A bandgap circuit with a temperature coefficient adjustment block. In . Piscataway: IEEE. doi:10.1109/MWSCAS.2013.6674595 -
NLM
Ishibe EI, Soares Junior JN. A bandgap circuit with a temperature coefficient adjustment block [Internet]. 2013 ;[citado 2026 abr. 13 ] Available from: https://doi.org/10.1109/MWSCAS.2013.6674595 -
Vancouver
Ishibe EI, Soares Junior JN. A bandgap circuit with a temperature coefficient adjustment block [Internet]. 2013 ;[citado 2026 abr. 13 ] Available from: https://doi.org/10.1109/MWSCAS.2013.6674595 - A power optimized decimator for sigma-delta data converters
- A simple CMOS bandgap reference circuit with sub-1-V operation
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
- Otimização de circuitos CMOS por algoritmos genéticos
- Aplicação da técnica extended true single phase clock com biblioteca de células em projetos digitais CMOS de alta velocidade
- Design for stability of active inductor with feedback resistance
- Design of high speed digital circuits with E-TSPC cell library
- Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de cinco bits em CMOS
- Técnicas para projeto de ASICs CMOS de alta velocidade
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
