Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s

Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s (1995)

Authors:
USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EP ; NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP ; SILVEIRA, REINALDO - EP ; ROMÃO, FABIO LUIS - EP
Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
Language: Português
Imprenta:
- Publisher: Universidad de los Andes
- Publisher place: Santa Fe de Bogota
- Date published: 1995
Source:
- Título: Memorias
Conference titles: Workshop Iberchip

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

ABNT

ROMÃO, Fábio Luís et al. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. 1995, Anais.. Santa Fe de Bogota: Universidad de los Andes, 1995. . Acesso em: 10 jan. 2026.
APA

Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1995). Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. In Memorias. Santa Fe de Bogota: Universidad de los Andes.
NLM

Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. Memorias. 1995 ;[citado 2026 jan. 10 ]
Vancouver

Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. Memorias. 1995 ;[citado 2026 jan. 10 ]