1.2 gb / s sonet / sdh demux in cmos technology (1995)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EP ; NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP ; SILVEIRA, REINALDO - EP ; ROMÃO, FABIO LUIS - EP
- Unidade: EP
- Assunto: TECNOLOGIA DE MICRO-ONDAS
- Language: Inglês
- Imprenta:
- Source:
- Título: Microwave Century: Proceedings
- Conference titles: International Microwave and Optoelectronics Conference - SBMO-IEEE MTT-S
-
ABNT
ROMÃO, Fábio Luís et al. 1.2 gb / s sonet / sdh demux in cmos technology. 1995, Anais.. New York: Ieee/Sbmo, 1995. . Acesso em: 10 jan. 2026. -
APA
Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1995). 1.2 gb / s sonet / sdh demux in cmos technology. In Microwave Century: Proceedings. New York: Ieee/Sbmo. -
NLM
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. 1.2 gb / s sonet / sdh demux in cmos technology. Microwave Century: Proceedings. 1995 ;[citado 2026 jan. 10 ] -
Vancouver
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. 1.2 gb / s sonet / sdh demux in cmos technology. Microwave Century: Proceedings. 1995 ;[citado 2026 jan. 10 ] - Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m
- A 1.4Gbit/s CMOS for 50Ω ECL systems
- Circuito buffer conversor cmos / ecl
- Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s
- Modeling and E1/TU12 mapper for SDH systems
- More flexible sea-of-gates structure
- Arquitetura avançada de uma matriz de portas em CMOS
- Linear time algorithm for transistor chaining of static and dynamic cmos circuits with applications to sog structures
- Linear algorithm for optimal static cmos cell layouts on sog structures
- Ambiente de síntese de circuitos CMOS de alto desempenho
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
