Circuito buffer conversor cmos / ecl (1996)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EP ; NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP ; SILVEIRA, REINALDO - EP ; ROMÃO, FABIO LUIS - EP
- Unidade: EP
- Assunto: CIRCUITOS INTEGRADOS
- Language: Português
- Imprenta:
- Publisher: Sbc/Sbmicro/Ufpe
- Publisher place: Recife
- Date published: 1996
- Source:
- Título: Anais SBCCI
- Conference titles: Simposio Brasileiro de Concepcao de Circuitos Integrados
-
ABNT
SOARES JUNIOR, João Navarro et al. Circuito buffer conversor cmos / ecl. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 28 fev. 2026. -
APA
Soares Junior, J. N., Silveira, R., Romão, F. L., & Van Noije, W. A. M. (1996). Circuito buffer conversor cmos / ecl. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe. -
NLM
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2026 fev. 28 ] -
Vancouver
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2026 fev. 28 ] - 1.2 gb / s sonet / sdh demux in cmos technology
- Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s
- Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m
- A 1.4Gbit/s CMOS for 50Ω ECL systems
- Modeling and E1/TU12 mapper for SDH systems
- Arquitetura avançada de uma matriz de portas em CMOS
- Linear time algorithm for transistor chaining of static and dynamic cmos circuits with applications to sog structures
- More flexible sea-of-gates structure
- Linear algorithm for optimal static cmos cell layouts on sog structures
- Ambiente de síntese de circuitos CMOS de alto desempenho
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
