Modeling and E1/TU12 mapper for SDH systems (2000)
- Authors:
- USP affiliated authors: NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP ; SILVEIRA, REINALDO - EP
- Unidade: EP
- Assunto: CIRCUITOS INTEGRADOS
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Los Alamitos
- Date published: 2000
- Source:
- Título: Proceedings
- Conference titles: Symposium on Integrated Circuits and Systems Design
-
ABNT
SILVEIRA, Reinaldo e VAN NOIJE, Wilhelmus Adrianus Maria. Modeling and E1/TU12 mapper for SDH systems. 2000, Anais.. Los Alamitos: IEEE, 2000. . Acesso em: 18 out. 2024. -
APA
Silveira, R., & Van Noije, W. A. M. (2000). Modeling and E1/TU12 mapper for SDH systems. In Proceedings. Los Alamitos: IEEE. -
NLM
Silveira R, Van Noije WAM. Modeling and E1/TU12 mapper for SDH systems. Proceedings. 2000 ;[citado 2024 out. 18 ] -
Vancouver
Silveira R, Van Noije WAM. Modeling and E1/TU12 mapper for SDH systems. Proceedings. 2000 ;[citado 2024 out. 18 ] - Diretrizes para uma nova metodologia de projeto digital
- Unidades logicas e aritmeticas de alto desempenho: uma experiencia utilizando tecnicas alternativas
- Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m
- 1.2 gb / s sonet / sdh demux in cmos technology
- Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s
- A 1.4 Gbit/s CMOS for 50 Omega ECL systems
- Circuito buffer conversor cmos / ecl
- Considerações e técnicas de projeto de sistemas vlsi de alta velocidade
- Ulisses: a design environment for highly parametrized vlsi circuits
- Encapsulador sdh / stm-rr
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
