A methodology to improve yield in analog circuits by using geometric programming (2010)
- Authors:
- Autor USP: NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP
- Unidade: EP
- Subjects: CIRCUITOS ANALÓGICOS; OTIMIZAÇÃO MATEMÁTICA
- Language: Inglês
- Imprenta:
- Source:
- Título: Proceedings of the SBCCI'10
- Conference titles: Symposium on integrated circuits and systems design
-
ABNT
SÁENZ, Jorge Johanny et al. A methodology to improve yield in analog circuits by using geometric programming. 2010, Anais.. São Paulo: Escola Politécnica, Universidade de São Paulo, 2010. . Acesso em: 10 out. 2024. -
APA
Sáenz, J. J., Roa, E., Ayala Pabón, A., & Van Noije, W. A. M. (2010). A methodology to improve yield in analog circuits by using geometric programming. In Proceedings of the SBCCI'10. São Paulo: Escola Politécnica, Universidade de São Paulo. -
NLM
Sáenz JJ, Roa E, Ayala Pabón A, Van Noije WAM. A methodology to improve yield in analog circuits by using geometric programming. Proceedings of the SBCCI'10. 2010 ;[citado 2024 out. 10 ] -
Vancouver
Sáenz JJ, Roa E, Ayala Pabón A, Van Noije WAM. A methodology to improve yield in analog circuits by using geometric programming. Proceedings of the SBCCI'10. 2010 ;[citado 2024 out. 10 ] - Considerações e técnicas de projeto de sistemas vlsi de alta velocidade
- Ulisses: a design environment for highly parametrized vlsi circuits
- Encapsulador sdh / stm-rr
- Implementacao de uma ferramenta psicoposicionador para gate-arrays tipo mar de portas
- Projeto de circuitos integrados digitais
- Sampling technique and its cmos implementation with 1 gb / s bandwith and 25 ps resolution
- Edif: uma proposta de padronização de intercâmbio de informações
- Implementacao de um posicionador para gate-array tipo mar de portas
- Chipcae: captura esquemática hierárquica para projetos de circuitos integrados
- Acell-level simulador in object-oriented style
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
