CMOS sampler with 1 GBIT/s bandwidth and 25 ps resolution (1993)
- Authors:
- Autor USP: NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP
- Unidade: EP
- Assunto: CIRCUITOS INTEGRADOS
- Language: Inglês
- Imprenta:
- Source:
- Título: Proceedings
- Conference titles: IEEE Custom Integrated Circuits Conference
-
ABNT
VAN NOIJE, Wilhelmus Adrianus Maria et al. CMOS sampler with 1 GBIT/s bandwidth and 25 ps resolution. 1993, Anais.. New York: Ieee, 1993. . Acesso em: 27 fev. 2026. -
APA
Van Noije, W. A. M., Gray, C. T., Liu, W. T., Hughes, T. A., Cavin, R. K., & Farlow, W. J. (1993). CMOS sampler with 1 GBIT/s bandwidth and 25 ps resolution. In Proceedings. New York: Ieee. -
NLM
Van Noije WAM, Gray CT, Liu WT, Hughes TA, Cavin RK, Farlow WJ. CMOS sampler with 1 GBIT/s bandwidth and 25 ps resolution. Proceedings. 1993 ;[citado 2026 fev. 27 ] -
Vancouver
Van Noije WAM, Gray CT, Liu WT, Hughes TA, Cavin RK, Farlow WJ. CMOS sampler with 1 GBIT/s bandwidth and 25 ps resolution. Proceedings. 1993 ;[citado 2026 fev. 27 ] - A methodology to improve yield in analog circuits by using geometric programming
- Encapsulador sdh / stm-rr
- Implementacao de um posicionador para gate-array tipo mar de portas
- Edif: uma proposta de padronização de intercâmbio de informações
- Contribuição ao estudo teórico e experimental de uma memória RAM estática monolítica com dispositivos NMOS
- Considerações e técnicas de projeto de sistemas vlsi de alta velocidade
- A sampling technique and its CMOS implementation with 1 Gb/s bandwidth and 25 ps resolution
- Ulisses: a design environment for highly parametrized vlsi circuits
- Circuito recuperador de clock em gate array do tipo mar de transistores
- Chipcae: captura esquemática hierárquica para projetos de circuitos integrados
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
