A divide-by-1.5/2 prescaler utilizing double data rate technique (2024)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EESC ; CARMO, JOÃO PAULO PEREIRA DO - EESC ; FRANCK, LUCAS DAUDT - EESC
- Unidade: EESC
- DOI: 10.1109/SBCCI62366.2024.10703986
- Subjects: EFICIÊNCIA ENERGÉTICA; CIRCUITOS INTEGRADOS; SINTERIZAÇÃO; ENGENHARIA ELÉTRICA
- Language: Inglês
- Imprenta:
- Publisher place: Piscataway, NJ, USA
- Date published: 2024
- Source:
- Título: Proceedings
- Conference titles: SBC/SBMicro/IEEE Symposium on Integrated Circuits and Systems Design (SBCCI)
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
FRANCK, Lucas Daudt e SOARES JUNIOR, João Navarro e CARMO, João Paulo Pereira do. A divide-by-1.5/2 prescaler utilizing double data rate technique. 2024, Anais.. Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2024. Disponível em: http://dx.doi.org/10.1109/SBCCI62366.2024.10703986. Acesso em: 17 fev. 2026. -
APA
Franck, L. D., Soares Junior, J. N., & Carmo, J. P. P. do. (2024). A divide-by-1.5/2 prescaler utilizing double data rate technique. In Proceedings. Piscataway, NJ, USA: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1109/SBCCI62366.2024.10703986 -
NLM
Franck LD, Soares Junior JN, Carmo JPP do. A divide-by-1.5/2 prescaler utilizing double data rate technique [Internet]. Proceedings. 2024 ;[citado 2026 fev. 17 ] Available from: http://dx.doi.org/10.1109/SBCCI62366.2024.10703986 -
Vancouver
Franck LD, Soares Junior JN, Carmo JPP do. A divide-by-1.5/2 prescaler utilizing double data rate technique [Internet]. Proceedings. 2024 ;[citado 2026 fev. 17 ] Available from: http://dx.doi.org/10.1109/SBCCI62366.2024.10703986 - Custom ASIC design for SHA-256 using open-source tools
- A review of optical sensors in CMOS
- Técnicas para projeto de ASICs CMOS de alta velocidade
- A power optimized decimator for sigma-delta data converters
- A bandgap circuit with a temperature coefficient adjustment block
- A simple CMOS bandgap reference circuit with sub-1-V operation
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
- Otimização de circuitos CMOS por algoritmos genéticos
- Estudo dos conversores análogo-digitais de alta frequência e implementação de um conversor com estrutura paralela de cinco bits em CMOS
Informações sobre o DOI: 10.1109/SBCCI62366.2024.10703986 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
A_Divide-by-1.5_2_Prescal... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
