A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS (2021)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EESC ; LUPPE, MAXIMILIAM - EESC ; CAMPOS, ARTHUR LOMBARDI - EESC
- Unidade: EESC
- DOI: 10.1007/s10470-020-01742-6
- Subjects: CONSUMO DE ENERGIA ELÉTRICA; CIRCUITOS INTEGRADOS; CONVERSORES ELÉTRICOS; ENGENHARIA ELÉTRICA
- Language: Inglês
- Imprenta:
- Publisher place: Heidelberg, Germany
- Date published: 2021
- Source:
- Título do periódico: Analog Integrated Circuits and Signal Processing
- ISSN: 0925-1030
- Volume/Número/Paginação/Ano: v. 106, p. 321-337, 2021
- Este periódico é de assinatura
- Este artigo é de acesso aberto
- URL de acesso aberto
- Cor do Acesso Aberto: hybrid
- Licença: cc-by
-
ABNT
CAMPOS, Arthur Lombardi et al. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, v. 106, p. 321-337, 2021Tradução . . Disponível em: https://doi.org/10.1007/s10470-020-01742-6. Acesso em: 24 abr. 2024. -
APA
Campos, A. L., Soares Junior, J. N., Luppe, M., & Lima, E. R. de. (2021). A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, 106, 321-337. doi:10.1007/s10470-020-01742-6 -
NLM
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2024 abr. 24 ] Available from: https://doi.org/10.1007/s10470-020-01742-6 -
Vancouver
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2024 abr. 24 ] Available from: https://doi.org/10.1007/s10470-020-01742-6 - Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS
- Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization
- Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC
- Cálculo de histograma em FPGA para processamento de imagens em tempo real
- Desenvolvimento de um processador pipeline dedicado para extração de bordas em tempo real
- Implementação e aplicação de opencores de MCU da família PIC16 em FPGA
- Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real
- Técnicas para projeto de ASICs CMOS de alta velocidade
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
Informações sobre o DOI: 10.1007/s10470-020-01742-6 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 | Campos2021_Article_ALow-p... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
