A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS (2021)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EESC ; LUPPE, MAXIMILIAM - EESC ; CAMPOS, ARTHUR LOMBARDI - EESC
- Unidade: EESC
- DOI: 10.1007/s10470-020-01742-6
- Subjects: CONSUMO DE ENERGIA ELÉTRICA; CIRCUITOS INTEGRADOS; CONVERSORES ELÉTRICOS; ENGENHARIA ELÉTRICA
- Language: Inglês
- Imprenta:
- Publisher place: Heidelberg, Germany
- Date published: 2021
- Source:
- Título: Analog Integrated Circuits and Signal Processing
- ISSN: 0925-1030
- Volume/Número/Paginação/Ano: v. 106, p. 321-337, 2021
- Status:
- Artigo aberto em periódico híbrido (Hybrid Open Access)
- Versão do Documento:
- Versão publicada (Published version)
- Acessar versão aberta:
-
ABNT
CAMPOS, Arthur Lombardi et al. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, v. 106, p. 321-337, 2021Tradução . . Disponível em: https://doi.org/10.1007/s10470-020-01742-6. Acesso em: 02 abr. 2026. -
APA
Campos, A. L., Soares Junior, J. N., Luppe, M., & Lima, E. R. de. (2021). A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS. Analog Integrated Circuits and Signal Processing, 106, 321-337. doi:10.1007/s10470-020-01742-6 -
NLM
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2026 abr. 02 ] Available from: https://doi.org/10.1007/s10470-020-01742-6 -
Vancouver
Campos AL, Soares Junior JN, Luppe M, Lima ER de. A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS [Internet]. Analog Integrated Circuits and Signal Processing. 2021 ; 106 321-337.[citado 2026 abr. 02 ] Available from: https://doi.org/10.1007/s10470-020-01742-6 - Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS
- Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization
- Design of a low-power 10-bit 12-MS/s asynchronous SAR ADC
- Estudo da implementação de opencores de microcontroladores PIC em FPGA
- Estudo e análise de custo/desempenho de núcleos de microcontroladores 8051 para instrumentação e sistemas embarcados
- Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real
- Analisador lógico para análise on-chip de sistemas digitais implementados em FPGA
- Fractal dimension based on Minkowski-Bouligand method using exponential dilations
- Controlador de LCD gráfico de baixo custo para sistemas embarcados
- Cálculo de histograma em FPGA para processamento de imagens em tempo real
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
Por se tratar de integração com serviço externo, podem existir diferentes versões do trabalho (como preprints ou postprints), que podem diferir da versão publicada.
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
Campos2021_Article_ALow-p... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
