Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization (2020)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EESC ; LUPPE, MAXIMILIAM - EESC
- Unidade: EESC
- DOI: 10.1109/SBCCI50935.2020.9189913
- Subjects: CONSUMO DE ENERGIA ELÉTRICA; ENGENHARIA ELÉTRICA
- Language: Inglês
- Imprenta:
- Publisher: ACM
- Publisher place: New York, NY, USA
- Date published: 2020
- Source:
- Título do periódico: Proceedings
- Conference titles: Symposium on Integrated Circuits and Systems Design - SBCCI
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
SOARES JUNIOR, João Navarro e LUPPE, Maximiliam. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. 2020, Anais.. New York, NY, USA: ACM, 2020. Disponível em: https://doi.org/10.1109/SBCCI50935.2020.9189913. Acesso em: 18 set. 2024. -
APA
Soares Junior, J. N., & Luppe, M. (2020). Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization. In Proceedings. New York, NY, USA: ACM. doi:10.1109/SBCCI50935.2020.9189913 -
NLM
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;[citado 2024 set. 18 ] Available from: https://doi.org/10.1109/SBCCI50935.2020.9189913 -
Vancouver
Soares Junior JN, Luppe M. Performance comparison of high-speed dual modulus prescalers using metaheuristic sizing/optimization [Internet]. Proceedings. 2020 ;[citado 2024 set. 18 ] Available from: https://doi.org/10.1109/SBCCI50935.2020.9189913 - Design of a low power 10-bit 12MS/s asynchronous SAR ADC in 65nm CMOS
- A low-power 10-bit 0.01-to-12-MS/s asynchronous SAR ADC in 65-nm CMOS
- Cálculo de histograma em FPGA para processamento de imagens em tempo real
- Estudo e análise de custo/desempenho de núcleos de microcontroladores 8051 para instrumentação e sistemas embarcados
- Desenvolvimento de um processador pipeline dedicado para extração de bordas em tempo real
- Implementação e aplicação de opencores de MCU da família PIC16 em FPGA
- Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real
- Técnicas para projeto de ASICs CMOS de alta velocidade
- A CMOS bandgap reference circuit with a temperature coefficient adjustment block
- Otimização de osciladores MOS por algoritmos meta-heurísticos
Informações sobre o DOI: 10.1109/SBCCI50935.2020.9189913 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 | 09189913.pdf |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
