Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio (1999)
Source: 7.SICUSP : resumos. Conference titles: Simpósio de Iniciação Científica da Universidade de São Paulo. Unidade: EP
Assunto: CIRCUITOS ELETRÔNICOS
ABNT
RUIZ, Fernando Martinson e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio. 1999, Anais.. São Paulo: USP, 1999. . Acesso em: 05 out. 2024.APA
Ruiz, F. M., Soares Junior, J. N., & Van Noije, W. A. M. (1999). Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio. In 7.SICUSP : resumos. São Paulo: USP.NLM
Ruiz FM, Soares Junior JN, Van Noije WAM. Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio. 7.SICUSP : resumos. 1999 ;[citado 2024 out. 05 ]Vancouver
Ruiz FM, Soares Junior JN, Van Noije WAM. Otimização da velocidade de circuitos síncronos CMOS sensíveis a borda do sinal de relógio. 7.SICUSP : resumos. 1999 ;[citado 2024 out. 05 ]