Recuperador de clock em estrutura gate array do tipo mar de transistores (1996)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EP ; NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP
- Unidade: EP
- Assunto: SEMICONDUTORES
- Language: Português
- Imprenta:
- Publisher: Lsi-EpUSP/Cti/Uab
- Publisher place: São Paulo
- Date published: 1996
- Source:
- Título: Anais
- Conference titles: Workshop Iberchip
-
ABNT
TOMA, M et al. Recuperador de clock em estrutura gate array do tipo mar de transistores. 1996, Anais.. São Paulo: Lsi-EpUSP/Cti/Uab, 1996. . Acesso em: 24 jan. 2026. -
APA
Toma, M., Moreira, L. C., Soares Junior, J. N., & Van Noije, W. A. M. (1996). Recuperador de clock em estrutura gate array do tipo mar de transistores. In Anais. São Paulo: Lsi-EpUSP/Cti/Uab. -
NLM
Toma M, Moreira LC, Soares Junior JN, Van Noije WAM. Recuperador de clock em estrutura gate array do tipo mar de transistores. Anais. 1996 ;[citado 2026 jan. 24 ] -
Vancouver
Toma M, Moreira LC, Soares Junior JN, Van Noije WAM. Recuperador de clock em estrutura gate array do tipo mar de transistores. Anais. 1996 ;[citado 2026 jan. 24 ] - Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design
- Conversores D/A de 6 bits desenvolvido em pre-difundido do tipo mar de transistores
- The use of extended TSPC CMOS structures to build circuits with doubled input/output data throughput
- Analysis of the histogram testing applied to obtain the effective bit number for ADC
- Implementation of analog circuits on digital sea of gates
- E-TSPC: extended true single-phase-clock MOS circuit technique for high speed applications
- Metastability behavior of mismatched CMOS flip-flops using state diagram analysis
- Precise final state determination of mismatched cmos latches
- Analog circuits on sog gate arrays: an 100mhz 6-bit d / a converter
- Precise final state determination of cmos latches
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
