Metastability behavior of mismatched CMOS flip-flops using state diagram analysis (1993)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EP ; NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP
- Unidade: EP
- Assunto: CIRCUITOS INTEGRADOS
- Language: Inglês
- Imprenta:
- Source:
- Título: Proceedings
- Conference titles: IEEE Custom Integrated Circuits Conference
-
ABNT
VAN NOIJE, Wilhelmus Adrianus Maria e LIU, W T e SOARES JUNIOR, João Navarro. Metastability behavior of mismatched CMOS flip-flops using state diagram analysis. 1993, Anais.. New York: Ieee, 1993. . Acesso em: 19 mar. 2026. -
APA
Van Noije, W. A. M., Liu, W. T., & Soares Junior, J. N. (1993). Metastability behavior of mismatched CMOS flip-flops using state diagram analysis. In Proceedings. New York: Ieee. -
NLM
Van Noije WAM, Liu WT, Soares Junior JN. Metastability behavior of mismatched CMOS flip-flops using state diagram analysis. Proceedings. 1993 ;[citado 2026 mar. 19 ] -
Vancouver
Van Noije WAM, Liu WT, Soares Junior JN. Metastability behavior of mismatched CMOS flip-flops using state diagram analysis. Proceedings. 1993 ;[citado 2026 mar. 19 ] - Precise final state determination of mismatched cmos latches
- Analog circuits on sog gate arrays: an 100mhz 6-bit d / a converter
- Precise final state determination of cmos latches
- High speed cmos ecl-compatible input circuit
- Metodos de teste de conversores a / d e sua aplicacao em projeto
- Fully integrated cmos clock recovery at gbits / rates
- Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design
- Recuperador de clock em estrutura gate array do tipo mar de transistores
- Conversores D/A de 6 bits desenvolvido em pre-difundido do tipo mar de transistores
- The use of extended TSPC CMOS structures to build circuits with doubled input/output data throughput
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
