Introduction of the SOI MOSFET dimensions in the high-temperature leakage drain current model (1997)
- Authors:
- USP affiliated authors: MARTINO, JOÃO ANTONIO - EP ; BELLODI, MARCELLO - EP
- Unidade: EP
- Assunto: MICROELETRÔNICA
- Language: Português
- Imprenta:
-
ABNT
BELLODI, Marcelo e MARTINO, João Antonio e FLANDRE, Denis. Introduction of the SOI MOSFET dimensions in the high-temperature leakage drain current model. 1997Tradução . . Disponível em: https://repositorio.usp.br/directbitstream/d4f83012-acb5-4d09-bd02-6a898faeee21/3210408.pdf. Acesso em: 20 mar. 2026. -
APA
Bellodi, M., Martino, J. A., & Flandre, D. (1997). Introduction of the SOI MOSFET dimensions in the high-temperature leakage drain current model. Recuperado de https://repositorio.usp.br/directbitstream/d4f83012-acb5-4d09-bd02-6a898faeee21/3210408.pdf -
NLM
Bellodi M, Martino JA, Flandre D. Introduction of the SOI MOSFET dimensions in the high-temperature leakage drain current model [Internet]. 1997 ;[citado 2026 mar. 20 ] Available from: https://repositorio.usp.br/directbitstream/d4f83012-acb5-4d09-bd02-6a898faeee21/3210408.pdf -
Vancouver
Bellodi M, Martino JA, Flandre D. Introduction of the SOI MOSFET dimensions in the high-temperature leakage drain current model [Internet]. 1997 ;[citado 2026 mar. 20 ] Available from: https://repositorio.usp.br/directbitstream/d4f83012-acb5-4d09-bd02-6a898faeee21/3210408.pdf - Metodologia para a obtenção da corrente de fuga em transistores SOI MOSFETS operando em altas temperaturas
- Estudo das componentes e modelagem das correntes de fuga em dispositivos SOI MOSFET operando em altas temperaturas
- Impact of TiN metal gate thickness and the HsSiO nitridation on MuGFETs electrical performance
- Caracterização elétrica de dispositivos SOI MOS em baixa temperatura
- Metodo simples para a obtencao da densidade de armadilhas na primeira e segunda interface em soi-mosfet
- Combined l and series resistance extraction of ldd mosfets
- Influencia da temperatura em transistores soi (silicon on insulator) mosfets
- Impact of substrate effect on the fully depleted soi mesfet subthreshold slope at 300k and 77k
- The impact of gate length scaling on UTBOX FDSOI devices: the digital/analog performance of extension-less structures
- Simple method for the determination of the interface trap density at 77k in fully depleted acumulation mode soi mosfets
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
3210408.pdf | Direct link |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
