A new method to extract the effective trap density at the buried oxide/underlying substrate interface in enhancement-mode SOI MOSFETs at low temperatures (1998)
- Authors:
- Autor USP: MARTINO, JOÃO ANTONIO - EP
- Unidade: EP
- DOI: 10.1051/jp4:1998311
- Subjects: EQUIPAMENTOS ELÉTRICOS; MÁQUINAS ELÉTRICAS
- Language: Inglês
- Imprenta:
- Publisher place: Les Ulis Cedex
- Date published: 1998
- Source:
- Título: Journal de Physique IV
- Volume/Número/Paginação/Ano: v.8, p.45-48, 1998
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
PAVANELLO, Marcelo Antonio e MARTINO, João Antonio. A new method to extract the effective trap density at the buried oxide/underlying substrate interface in enhancement-mode SOI MOSFETs at low temperatures. Journal de Physique IV, v. 8, p. 45-48, 1998Tradução . . Disponível em: https://doi.org/10.1051/jp4:1998311. Acesso em: 15 fev. 2026. -
APA
Pavanello, M. A., & Martino, J. A. (1998). A new method to extract the effective trap density at the buried oxide/underlying substrate interface in enhancement-mode SOI MOSFETs at low temperatures. Journal de Physique IV, 8, 45-48. doi:10.1051/jp4:1998311 -
NLM
Pavanello MA, Martino JA. A new method to extract the effective trap density at the buried oxide/underlying substrate interface in enhancement-mode SOI MOSFETs at low temperatures [Internet]. Journal de Physique IV. 1998 ;8 45-48.[citado 2026 fev. 15 ] Available from: https://doi.org/10.1051/jp4:1998311 -
Vancouver
Pavanello MA, Martino JA. A new method to extract the effective trap density at the buried oxide/underlying substrate interface in enhancement-mode SOI MOSFETs at low temperatures [Internet]. Journal de Physique IV. 1998 ;8 45-48.[citado 2026 fev. 15 ] Available from: https://doi.org/10.1051/jp4:1998311 - Impact of TiN metal gate thickness and the HsSiO nitridation on MuGFETs electrical performance
- Caracterização elétrica de dispositivos SOI MOS em baixa temperatura
- Metodo simples para a obtencao da densidade de armadilhas na primeira e segunda interface em soi-mosfet
- Combined l and series resistance extraction of ldd mosfets
- Influencia da temperatura em transistores soi (silicon on insulator) mosfets
- Impact of substrate effect on the fully depleted soi mesfet subthreshold slope at 300k and 77k
- The impact of gate length scaling on UTBOX FDSOI devices: the digital/analog performance of extension-less structures
- Simple method for the determination of the interface trap density at 77k in fully depleted acumulation mode soi mosfets
- Transistor soi-nmosfet nao auto-alinhado
- Impact of selective epitaxial growth and uniaxial/biaxial strain on DIBL effect using triple gate FinFETs
Informações sobre o DOI: 10.1051/jp4:1998311 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
