ReP USP - Resultado da busca

Artigo de periodico
Tag management in a reconfigurable tagged-token dataflow architecture (2015)
Silva, Bruno de Abreu; Silva, Jorge Luiz e
Source: WSEAS Transactions on Computers. Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Bruno de Abreu e SILVA, Jorge Luiz e. Tag management in a reconfigurable tagged-token dataflow architecture. WSEAS Transactions on Computers, v. 14, p. 730-739, 2015Tradução . . Disponível em: http://www.wseas.org/multimedia/journals/computers/2015/b425705-187.pdf. Acesso em: 03 set. 2024.
APA
Silva, B. de A., & Silva, J. L. e. (2015). Tag management in a reconfigurable tagged-token dataflow architecture. WSEAS Transactions on Computers, 14, 730-739. Recuperado de http://www.wseas.org/multimedia/journals/computers/2015/b425705-187.pdf
NLM
Silva B de A, Silva JL e. Tag management in a reconfigurable tagged-token dataflow architecture [Internet]. WSEAS Transactions on Computers. 2015 ; 14 730-739.[citado 2024 set. 03 ] Available from: http://www.wseas.org/multimedia/journals/computers/2015/b425705-187.pdf
Vancouver
Silva B de A, Silva JL e. Tag management in a reconfigurable tagged-token dataflow architecture [Internet]. WSEAS Transactions on Computers. 2015 ; 14 730-739.[citado 2024 set. 03 ] Available from: http://www.wseas.org/multimedia/journals/computers/2015/b425705-187.pdf
Trabalho de evento
The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA (2014)
Silva, Antonio Carlos Fernandes da; Silva, Jorge Luiz e
Source: Proceedings. Conference titles: International Symposium on Computer Architecture and High Performance Computing Workshops - SBACPADW 2014. Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Antonio Carlos Fernandes da e SILVA, Jorge Luiz e. The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA. 2014, Anais.. Washington, DC: IEEE, 2014. Disponível em: https://doi.org/10.1109/SBAC-PADW.2014.19. Acesso em: 03 set. 2024.
APA
Silva, A. C. F. da, & Silva, J. L. e. (2014). The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA. In Proceedings. Washington, DC: IEEE. doi:10.1109/SBAC-PADW.2014.19
NLM
Silva ACF da, Silva JL e. The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA [Internet]. Proceedings. 2014 ;[citado 2024 set. 03 ] Available from: https://doi.org/10.1109/SBAC-PADW.2014.19
Vancouver
Silva ACF da, Silva JL e. The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA [Internet]. Proceedings. 2014 ;[citado 2024 set. 03 ] Available from: https://doi.org/10.1109/SBAC-PADW.2014.19
Trabalho de evento
A partition model using partial reconfigurable hardware for chipCflow project (2012)
Souza Junior, Francisco; Silva, Jorge Luiz e
Source: Proceedings. Conference titles: Jornadas SARTECO - JS2012. Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA JUNIOR, Francisco e SILVA, Jorge Luiz e. A partition model using partial reconfigurable hardware for chipCflow project. 2012, Anais.. Madrid: SARTECO, 2012. . Acesso em: 03 set. 2024.
APA
Souza Junior, F., & Silva, J. L. e. (2012). A partition model using partial reconfigurable hardware for chipCflow project. In Proceedings. Madrid: SARTECO.
NLM
Souza Junior F, Silva JL e. A partition model using partial reconfigurable hardware for chipCflow project. Proceedings. 2012 ;[citado 2024 set. 03 ]
Vancouver
Souza Junior F, Silva JL e. A partition model using partial reconfigurable hardware for chipCflow project. Proceedings. 2012 ;[citado 2024 set. 03 ]
Trabalho de evento
Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware (2010)
Silva, Bruno A; Dias, Maurício A; Silva, Jorge Luiz e ; Osório, Fernando Santos
Source: Proceedings. Conference titles: International Conference on Reconfigurable Computing and FPGAs - ReConFig. Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, SISTEMAS ESPECIALISTAS, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Bruno A et al. Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware. 2010, Anais.. Los Alamitos: IEEE Computer Society, 2010. Disponível em: https://doi.org/10.1109/ReConFig.2010.25. Acesso em: 03 set. 2024.
APA
Silva, B. A., Dias, M. A., Silva, J. L. e, & Osório, F. S. (2010). Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware. In Proceedings. Los Alamitos: IEEE Computer Society. doi:10.1109/ReConFig.2010.25
NLM
Silva BA, Dias MA, Silva JL e, Osório FS. Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware [Internet]. Proceedings. 2010 ;[citado 2024 set. 03 ] Available from: https://doi.org/10.1109/ReConFig.2010.25
Vancouver
Silva BA, Dias MA, Silva JL e, Osório FS. Genetic algorithms and artificial neural networks to combinational circuit generation on reconfigurable hardware [Internet]. Proceedings. 2010 ;[citado 2024 set. 03 ] Available from: https://doi.org/10.1109/ReConFig.2010.25
Artigo de periodico
A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores (2010)
Silva, Jorge Luiz e ; Lopes, Joelmir José
Source: WSEAS Transactions on Computers. Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e LOPES, Joelmir José. A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores. WSEAS Transactions on Computers, v. 5, n. 9, p. 429-444, 2010Tradução . . Disponível em: http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf. Acesso em: 03 set. 2024.
APA
Silva, J. L. e, & Lopes, J. J. (2010). A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores. WSEAS Transactions on Computers, 5( 9), 429-444. Recuperado de http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf
NLM
Silva JL e, Lopes JJ. A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores [Internet]. WSEAS Transactions on Computers. 2010 ; 5( 9): 429-444.[citado 2024 set. 03 ] Available from: http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf
Vancouver
Silva JL e, Lopes JJ. A dynamic dataflow architecture using partial reconfigurable hardware as an option for multiple cores [Internet]. WSEAS Transactions on Computers. 2010 ; 5( 9): 429-444.[citado 2024 set. 03 ] Available from: http://www.wseas.us/e-library/transactions/computers/2010/42-418.pdf
Trabalho de evento
Research and partial analysis of overhead of a partition model for a partially reconfigurable hardware in a data-driven machine-chicflow (2010)
Souza Júnior, Francisco de; Silva, Jorge Luiz e ; Sanches, Lucas; Astolfi, Vitor
Source: Proceedings. Conference titles: Southern Programmable Logic Conference - SPL. Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, SISTEMAS ESPECIALISTAS, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA JÚNIOR, Francisco de et al. Research and partial analysis of overhead of a partition model for a partially reconfigurable hardware in a data-driven machine-chicflow. 2010, Anais.. Piscataway: IEEE, 2010. Disponível em: https://doi.org/10.1109/SPL.2010.5483013. Acesso em: 03 set. 2024.
APA
Souza Júnior, F. de, Silva, J. L. e, Sanches, L., & Astolfi, V. (2010). Research and partial analysis of overhead of a partition model for a partially reconfigurable hardware in a data-driven machine-chicflow. In Proceedings. Piscataway: IEEE. doi:10.1109/SPL.2010.5483013
NLM
Souza Júnior F de, Silva JL e, Sanches L, Astolfi V. Research and partial analysis of overhead of a partition model for a partially reconfigurable hardware in a data-driven machine-chicflow [Internet]. Proceedings. 2010 ;[citado 2024 set. 03 ] Available from: https://doi.org/10.1109/SPL.2010.5483013
Vancouver
Souza Júnior F de, Silva JL e, Sanches L, Astolfi V. Research and partial analysis of overhead of a partition model for a partially reconfigurable hardware in a data-driven machine-chicflow [Internet]. Proceedings. 2010 ;[citado 2024 set. 03 ] Available from: https://doi.org/10.1109/SPL.2010.5483013
Trabalho de evento
The C compiler generating a source file in VHDL for a dynamic dataflow machine (2009)
Silva, Jorge Luiz e ; Costa, Kelton Augusto Pontara da; Obac Roda, Valentin
Source: Proceedings. Conference titles: International Conference on Computational Intelligence - WSEAS. Unidades: ICMC, EESC
Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e COSTA, Kelton Augusto Pontara da e OBAC RODA, Valentin. The C compiler generating a source file in VHDL for a dynamic dataflow machine. 2009, Anais.. Tbilisi, Georgia: WSEAS, 2009. . Acesso em: 03 set. 2024.
APA
Silva, J. L. e, Costa, K. A. P. da, & Obac Roda, V. (2009). The C compiler generating a source file in VHDL for a dynamic dataflow machine. In Proceedings. Tbilisi, Georgia: WSEAS.
NLM
Silva JL e, Costa KAP da, Obac Roda V. The C compiler generating a source file in VHDL for a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 set. 03 ]
Vancouver
Silva JL e, Costa KAP da, Obac Roda V. The C compiler generating a source file in VHDL for a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 set. 03 ]
Trabalho de evento
The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine (2009)
Silva, Jorge Luiz e ; Costa, Kelton Augusto Pontara da; Obac Roda, Valentin; Lopes, Joelmir José
Source: Proceedings. Conference titles: The IFIP International Conference on Research and Practical Issues of Enterprise Information Systems - Confenis. Unidades: ICMC, EESC
Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e et al. The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. 2009, Anais.. Gyor: IFIP, 2009. . Acesso em: 03 set. 2024.
APA
Silva, J. L. e, Costa, K. A. P. da, Obac Roda, V., & Lopes, J. J. (2009). The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. In Proceedings. Gyor: IFIP.
NLM
Silva JL e, Costa KAP da, Obac Roda V, Lopes JJ. The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 set. 03 ]
Vancouver
Silva JL e, Costa KAP da, Obac Roda V, Lopes JJ. The compiler to convert C into a dataflow graph to be executed into the ChipCflow, a dynamic dataflow machine. Proceedings. 2009 ;[citado 2024 set. 03 ]
Trabalho de evento
C conversion module for a dynamic data flow tool (2009)
Costa, Kelton Augusto Pontara da; Obac Roda, Valentin; Silva, Jorge Luiz e
Source: Proceedings. Conference titles: Southern Conference on Programmable Logic. Unidades: EESC, ICMC
Subjects: CONVERSORES ELÉTRICOS, ALGORITMOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
COSTA, Kelton Augusto Pontara da e OBAC RODA, Valentin e SILVA, Jorge Luiz e. C conversion module for a dynamic data flow tool. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 03 set. 2024.
APA
Costa, K. A. P. da, Obac Roda, V., & Silva, J. L. e. (2009). C conversion module for a dynamic data flow tool. In Proceedings. Piscataway: IEEE.
NLM
Costa KAP da, Obac Roda V, Silva JL e. C conversion module for a dynamic data flow tool. Proceedings. 2009 ;[citado 2024 set. 03 ]
Vancouver
Costa KAP da, Obac Roda V, Silva JL e. C conversion module for a dynamic data flow tool. Proceedings. 2009 ;[citado 2024 set. 03 ]
Trabalho de evento
C commands Implemented direct into the hardware using the ChipCflow Machine (2009)
Silva, Jorge Luiz e ; Correia, Vasco Martins
Source: Proceedings. Conference titles: The Reconfigurable Computing and Applications Conference. Unidade: ICMC
Subjects: SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e CORREIA, Vasco Martins. C commands Implemented direct into the hardware using the ChipCflow Machine. 2009, Anais.. Alcalá de Henares: Universidad de Alcalá, 2009. . Acesso em: 03 set. 2024.
APA
Silva, J. L. e, & Correia, V. M. (2009). C commands Implemented direct into the hardware using the ChipCflow Machine. In Proceedings. Alcalá de Henares: Universidad de Alcalá.
NLM
Silva JL e, Correia VM. C commands Implemented direct into the hardware using the ChipCflow Machine. Proceedings. 2009 ;[citado 2024 set. 03 ]
Vancouver
Silva JL e, Correia VM. C commands Implemented direct into the hardware using the ChipCflow Machine. Proceedings. 2009 ;[citado 2024 set. 03 ]
Trabalho de evento
CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware (2009)
Silva, Jorge Luiz e ; Lopes, Joelmir José; Obac Roda, Valentin; Costa, Kelton Augusto Pontara da
Source: Proceedings. Conference titles: Southern Conference on Programmable Logic. Unidades: ICMC, EESC
Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, HARDWARE, SISTEMAS EMBUTIDOS, COMPUTAÇÃO EVOLUTIVA, ROBÓTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e et al. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. 2009, Anais.. Piscataway: IEEE, 2009. . Acesso em: 03 set. 2024.
APA
Silva, J. L. e, Lopes, J. J., Obac Roda, V., & Costa, K. A. P. da. (2009). CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. In Proceedings. Piscataway: IEEE.
NLM
Silva JL e, Lopes JJ, Obac Roda V, Costa KAP da. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. Proceedings. 2009 ;[citado 2024 set. 03 ]
Vancouver
Silva JL e, Lopes JJ, Obac Roda V, Costa KAP da. CHIPCFLOW: a dynamic dataflow machine using dynamic reconfigurable hardware. Proceedings. 2009 ;[citado 2024 set. 03 ]
Material didatico
Computadores, sociedade e ética profissional (2008)
Silva, Jorge Luiz e (Organizador)
Unidade: ICMC
Subjects: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE, COMPUTADORES (SOCIEDADE), ÉTICA PROFISSIONAL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
Computadores, sociedade e ética profissional. . São Carlos: ICMC-USP. Disponível em: https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf. Acesso em: 03 set. 2024. , 2008
APA
Computadores, sociedade e ética profissional. (2008). Computadores, sociedade e ética profissional. São Carlos: ICMC-USP. Recuperado de https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf
NLM
Computadores, sociedade e ética profissional [Internet]. 2008 ;[citado 2024 set. 03 ] Available from: https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf
Vancouver
Computadores, sociedade e ética profissional [Internet]. 2008 ;[citado 2024 set. 03 ] Available from: https://repositorio.usp.br/directbitstream/41c87b1b-966c-4a9d-8b95-91f8db809052/nd_74.pdf
Trabalho de evento
Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph (2007)
Astolfi, Vitor Fiorotto; Silva, Jorge Luiz e
Source: Proceedings. Conference titles: Southern Conference on Programmable Logic - SPL. Unidade: ICMC
Subjects: COMPUTAÇÃO RECONFIGURÁVEL, SISTEMAS EMBUTIDOS, ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, ARQUITETURAS PARALELAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ASTOLFI, Vitor Fiorotto e SILVA, Jorge Luiz e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph. 2007, Anais.. Piscataway, NJ: IEEE, 2007. Disponível em: https://doi.org/10.1109/SPL.2007.371755. Acesso em: 03 set. 2024.
APA
Astolfi, V. F., & Silva, J. L. e. (2007). Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph. In Proceedings. Piscataway, NJ: IEEE. doi:10.1109/SPL.2007.371755
NLM
Astolfi VF, Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph [Internet]. Proceedings. 2007 ;[citado 2024 set. 03 ] Available from: https://doi.org/10.1109/SPL.2007.371755
Vancouver
Astolfi VF, Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph [Internet]. Proceedings. 2007 ;[citado 2024 set. 03 ] Available from: https://doi.org/10.1109/SPL.2007.371755
Artigo de periodico
Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing (2007)
Sacchetin, Marcelo C.; Lopes, Joelmir José; Wolf, Denis Fernando ; Silva, Jorge Luiz e ; Marques, Eduardo
Source: Latin American Applied Research. Unidade: ICMC
Assunto: SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SACCHETIN, Marcelo C. et al. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing. Latin American Applied Research, v. 37, n. 1, 2007Tradução . . Disponível em: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf. Acesso em: 03 set. 2024.
APA
Sacchetin, M. C., Lopes, J. J., Wolf, D. F., Silva, J. L. e, & Marques, E. (2007). Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing. Latin American Applied Research, 37( 1). Recuperado de http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
NLM
Sacchetin MC, Lopes JJ, Wolf DF, Silva JL e, Marques E. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing [Internet]. Latin American Applied Research. 2007 ; 37( 1):[citado 2024 set. 03 ] Available from: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
Vancouver
Sacchetin MC, Lopes JJ, Wolf DF, Silva JL e, Marques E. Analysis and implementation of localization and mapping algorithms for mobile robots based on reconfigurable computing [Internet]. Latin American Applied Research. 2007 ; 37( 1):[citado 2024 set. 03 ] Available from: http://www.laar.uns.edu.ar/indexes/artic_v3701/vol_37_1_pag31.pdf
Trabalho de evento
A benchmark approach for compilers in reconfigurable hardware (2006)
Lopes, Joelmir José; Silva, Jorge Luiz e
Conference titles: International Workshop on System-on-Chip. Unidade: ICMC
Subjects: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
LOPES, Joelmir José e SILVA, Jorge Luiz e. A benchmark approach for compilers in reconfigurable hardware. 2006, Anais.. [S.l.]: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2006. . Acesso em: 03 set. 2024.
APA
Lopes, J. J., & Silva, J. L. e. (2006). A benchmark approach for compilers in reconfigurable hardware. In . Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Lopes JJ, Silva JL e. A benchmark approach for compilers in reconfigurable hardware. 2006 ;[citado 2024 set. 03 ]
Vancouver
Lopes JJ, Silva JL e. A benchmark approach for compilers in reconfigurable hardware. 2006 ;[citado 2024 set. 03 ]
Parte de monografia/livro
RtrASSoc51-rI2C (reconfigurable inter integrated circuit) (2006)
Silva, Jorge Luiz e ; Veronesi, Ricardo Luis Martins
Source: FPGA-Based Systems. Unidade: ICMC
Assunto: ARQUITETURA RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e VERONESI, Ricardo Luis Martins. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). FPGA-Based Systems. Tradução . Tandil: Papier, 2006. . . Acesso em: 03 set. 2024.
APA
Silva, J. L. e, & Veronesi, R. L. M. (2006). RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In FPGA-Based Systems. Tandil: Papier.
NLM
Silva JL e, Veronesi RLM. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In: FPGA-Based Systems. Tandil: Papier; 2006. [citado 2024 set. 03 ]
Vancouver
Silva JL e, Veronesi RLM. RtrASSoc51-rI2C (reconfigurable inter integrated circuit). In: FPGA-Based Systems. Tandil: Papier; 2006. [citado 2024 set. 03 ]
Trabalho de evento
Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data (2006)
Silva, Jorge Luiz e
Conference titles: International Workshop on System-on-Chip. Unidade: ICMC
Subjects: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data. 2006, Anais.. [S.l.]: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2006. . Acesso em: 03 set. 2024.
APA
Silva, J. L. e. (2006). Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data. In . Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data. 2006 ;[citado 2024 set. 03 ]
Vancouver
Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data. 2006 ;[citado 2024 set. 03 ]
Trabalho de evento
Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol (2006)
Silva, Jorge Luiz e ; Marques, Eduardo
Source: ReConFig´06. Conference titles: International Conference on Reconfigurable Computing and FPGA´s. Unidade: ICMC
Assunto: SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e e MARQUES, Eduardo. Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol. 2006, Anais.. [S.l.]: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2006. . Acesso em: 03 set. 2024.
APA
Silva, J. L. e, & Marques, E. (2006). Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol. In ReConFig´06. Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Silva JL e, Marques E. Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol. ReConFig´06. 2006 ;[citado 2024 set. 03 ]
Vancouver
Silva JL e, Marques E. Executing algorithms for dynamic dataflow reconfigurable hardware: the operators protocol. ReConFig´06. 2006 ;[citado 2024 set. 03 ]
Trabalho de evento
RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system (2005)
Silva, Jorge Luiz e
Source: Proceedings. Conference titles: IP Based Soc Design Conference & Exhibition - IP-SOC. Unidade: ICMC
Subjects: SISTEMAS DISTRIBUÍDOS, PROGRAMAÇÃO CONCORRENTE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e. RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system. 2005, Anais.. Grenoble: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo, 2005. . Acesso em: 03 set. 2024.
APA
Silva, J. L. e. (2005). RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system. In Proceedings. Grenoble: Instituto de Ciências Matemáticas e de Computação, Universidade de São Paulo.
NLM
Silva JL e. RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system. Proceedings. 2005 ;[citado 2024 set. 03 ]
Vancouver
Silva JL e. RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system. Proceedings. 2005 ;[citado 2024 set. 03 ]
Dissertação (Mestrado)
Análise e projeto de um subsistema de comunicação para uma rede de computadores (1986)
Silva, Jorge Luiz e ; Slaets, Jan Frans Willem (Orientador)
Unidade: ICMC
Assunto: REDES DE COMPUTADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Jorge Luiz e. Análise e projeto de um subsistema de comunicação para uma rede de computadores. 1986. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 1986. . Acesso em: 03 set. 2024.
APA
Silva, J. L. e. (1986). Análise e projeto de um subsistema de comunicação para uma rede de computadores (Dissertação (Mestrado). Universidade de São Paulo, São Carlos.
NLM
Silva JL e. Análise e projeto de um subsistema de comunicação para uma rede de computadores. 1986 ;[citado 2024 set. 03 ]
Vancouver
Silva JL e. Análise e projeto de um subsistema de comunicação para uma rede de computadores. 1986 ;[citado 2024 set. 03 ]

USP Schools

ReP

Filtros

Authors

Date published

Subjects

Source title

Publisher

Conference titles

Countries/Territories