Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph (2007)
- Authors:
- Autor USP: SILVA, JORGE LUIZ E - ICMC
- Unidade: ICMC
- DOI: 10.1109/SPL.2007.371755
- Subjects: COMPUTAÇÃO RECONFIGURÁVEL; SISTEMAS EMBUTIDOS; ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES; ARQUITETURAS PARALELAS
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Piscataway, NJ
- Date published: 2007
- Source:
- Título: Proceedings
- Conference titles: Southern Conference on Programmable Logic - SPL
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
ASTOLFI, Vitor Fiorotto e SILVA, Jorge Luiz e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph. 2007, Anais.. Piscataway, NJ: IEEE, 2007. Disponível em: https://doi.org/10.1109/SPL.2007.371755. Acesso em: 20 jan. 2026. -
APA
Astolfi, V. F., & Silva, J. L. e. (2007). Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph. In Proceedings. Piscataway, NJ: IEEE. doi:10.1109/SPL.2007.371755 -
NLM
Astolfi VF, Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph [Internet]. Proceedings. 2007 ;[citado 2026 jan. 20 ] Available from: https://doi.org/10.1109/SPL.2007.371755 -
Vancouver
Astolfi VF, Silva JL e. Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph [Internet]. Proceedings. 2007 ;[citado 2026 jan. 20 ] Available from: https://doi.org/10.1109/SPL.2007.371755 - Computadores, sociedade e ética profissional
- A benchmark approach for compilers in reconfigurable hardware
- RtrASSoc51-rI2C (reconfigurable inter integrated circuit)
- The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA
- ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória
- Research and partial analysis of overhead of a partition model for a partially reconfigurable hardware in a data-driven machine-chicflow
- A partition model using partial reconfigurable hardware for chipCflow project
- Tag management in a reconfigurable tagged-token dataflow architecture
- RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system
- Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data
Informações sobre o DOI: 10.1109/SPL.2007.371755 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
