The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA (2014)
- Authors:
- Autor USP: SILVA, JORGE LUIZ E - ICMC
- Unidade: ICMC
- DOI: 10.1109/SBAC-PADW.2014.19
- Subjects: SISTEMAS EMBUTIDOS; COMPUTAÇÃO EVOLUTIVA; ROBÓTICA
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Washington, DC
- Date published: 2014
- ISBN: 9781479970148
- Source:
- Título: Proceedings
- Conference titles: International Symposium on Computer Architecture and High Performance Computing Workshops - SBACPADW 2014
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
SILVA, Antonio Carlos Fernandes da e SILVA, Jorge Luiz e. The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA. 2014, Anais.. Washington, DC: IEEE, 2014. Disponível em: https://doi.org/10.1109/SBAC-PADW.2014.19. Acesso em: 20 jan. 2026. -
APA
Silva, A. C. F. da, & Silva, J. L. e. (2014). The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA. In Proceedings. Washington, DC: IEEE. doi:10.1109/SBAC-PADW.2014.19 -
NLM
Silva ACF da, Silva JL e. The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA [Internet]. Proceedings. 2014 ;[citado 2026 jan. 20 ] Available from: https://doi.org/10.1109/SBAC-PADW.2014.19 -
Vancouver
Silva ACF da, Silva JL e. The ChipCflow: a tool to generate hardware accelerators using a static dataflow machine designed for a FPGA [Internet]. Proceedings. 2014 ;[citado 2026 jan. 20 ] Available from: https://doi.org/10.1109/SBAC-PADW.2014.19 - Computadores, sociedade e ética profissional
- A benchmark approach for compilers in reconfigurable hardware
- RtrASSoc51-rI2C (reconfigurable inter integrated circuit)
- ChipCFlow: uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável - organização de memória
- Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: commands in dataflow graph
- Research and partial analysis of overhead of a partition model for a partially reconfigurable hardware in a data-driven machine-chicflow
- A partition model using partial reconfigurable hardware for chipCflow project
- Tag management in a reconfigurable tagged-token dataflow architecture
- RtrASSoc51 - adaptable superscalar reconfigurable programmable system on chip: the reconfigurable tools for DSR a development system
- Execution of algorithms using a dynamic dataflow model for reconfigurable hardware: a purpose for matching data
Informações sobre o DOI: 10.1109/SBAC-PADW.2014.19 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
