Temperature influence on analog parameters of vertical nanowire transistors (2025)
- Authors:
- USP affiliated authors: VENUTO, VANESSA CRISTINA PEREIRA DA SILVA - EESC ; MARTINO, JOÃO ANTONIO - EP ; RIBEIRO, ARLLEN DOS REIS - EP
- Unidades: EESC; EP
- DOI: 10.1016/j.sse.2025.109206
- Assunto: ENGENHARIA ELÉTRICA
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Publisher place: Oxford, UK
- Date published: 2025
- Source:
- Título: Solid State Electronics
- ISSN: 0038-1101
- Volume/Número/Paginação/Ano: v. 229, article 109206, p. 1-5, 2025
- Este periódico possui versão em assinatura (ou híbrida)
- Este artigo NÃO possui versão em acesso aberto
- Status do Acesso Aberto: closed
-
ABNT
VENUTO, Vanessa Cristina Pereira da Silva et al. Temperature influence on analog parameters of vertical nanowire transistors. Solid State Electronics, v. 229, p. 1-5, 2025Tradução . . Disponível em: https://dx.doi.org/10.1016/j.sse.2025.109206. Acesso em: 10 mar. 2026. -
APA
Venuto, V. C. P. da S., Ribeiro, A. dos R., Martino, J. A., Veloso, A., Horiguchi, N., & Agopian, P. G. D. (2025). Temperature influence on analog parameters of vertical nanowire transistors. Solid State Electronics, 229, 1-5. doi:10.1016/j.sse.2025.109206 -
NLM
Venuto VCP da S, Ribeiro A dos R, Martino JA, Veloso A, Horiguchi N, Agopian PGD. Temperature influence on analog parameters of vertical nanowire transistors [Internet]. Solid State Electronics. 2025 ; 229 1-5.[citado 2026 mar. 10 ] Available from: https://dx.doi.org/10.1016/j.sse.2025.109206 -
Vancouver
Venuto VCP da S, Ribeiro A dos R, Martino JA, Veloso A, Horiguchi N, Agopian PGD. Temperature influence on analog parameters of vertical nanowire transistors [Internet]. Solid State Electronics. 2025 ; 229 1-5.[citado 2026 mar. 10 ] Available from: https://dx.doi.org/10.1016/j.sse.2025.109206 - Performance comparison of an OTA using vertical nanowire FET in forward and reverse modes
- Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature
- Estudo da região de sublimiar de transistores SOI avançados
- Experimental analysis of trade-off between transistor efficiency and unit gain frequency of nanosheet NMOSFET down to -100°C
- Impact of TiN metal gate thickness and the HsSiO nitridation on MuGFETs electrical performance
- Caracterização elétrica de dispositivos SOI MOS em baixa temperatura
- Metodo simples para a obtencao da densidade de armadilhas na primeira e segunda interface em soi-mosfet
- Combined l and series resistance extraction of ldd mosfets
- Influencia da temperatura em transistores soi (silicon on insulator) mosfets
- Impact of substrate effect on the fully depleted soi mesfet subthreshold slope at 300k and 77k
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
PROD_28045_SYSNO_3274788.... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
