Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature (2022)
- Authors:
- USP affiliated authors: MARTINO, JOÃO ANTONIO - EP ; SILVA, VANESSA CRISTINA PEREIRA DA - EP
- Unidade: EP
- DOI: 10.1016/j.sse.2022.108267
- Subjects: TRANSISTORES; ALTA TEMPERATURA
- Keywords: OPERAÇÕES ANALÓGICAS
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Source:
- Título: Solid State Electronics
- ISSN: 0038-1101
- Volume/Número/Paginação/Ano: v.191, p. 1-8, article nº 108267, May 2022
- Este periódico possui versão em assinatura (ou híbrida)
- Este artigo possui versão em acesso aberto
- URL de acesso aberto
- Versão: submittedVersion
- Licença: other-oa
- Evidência: deprecated
- Status do Acesso Aberto: green
-
ABNT
SILVA, Vanessa Cristina Pereira da et al. Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature. Solid State Electronics, v. 191, p. 1-8, 2022Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2022.108267. Acesso em: 10 mar. 2026. -
APA
Silva, V. C. P. da, Martino, J. A., Simoen, E., Veloso, A., & Agopian, P. G. D. (2022). Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature. Solid State Electronics, 191, 1-8. doi:10.1016/j.sse.2022.108267 -
NLM
Silva VCP da, Martino JA, Simoen E, Veloso A, Agopian PGD. Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature [Internet]. Solid State Electronics. 2022 ;191 1-8.[citado 2026 mar. 10 ] Available from: https://doi.org/10.1016/j.sse.2022.108267 -
Vancouver
Silva VCP da, Martino JA, Simoen E, Veloso A, Agopian PGD. Trade-off analysis between gm/ID and fT of nanosheet NMOS transistors with different metal gate stack at high temperature [Internet]. Solid State Electronics. 2022 ;191 1-8.[citado 2026 mar. 10 ] Available from: https://doi.org/10.1016/j.sse.2022.108267 - Temperature influence on analog parameters of vertical nanowire transistors
- Estudo da região de sublimiar de transistores SOI avançados
- Experimental analysis of trade-off between transistor efficiency and unit gain frequency of nanosheet NMOSFET down to -100°C
- Performance comparison of an OTA using vertical nanowire FET in forward and reverse modes
- Impact of TiN metal gate thickness and the HsSiO nitridation on MuGFETs electrical performance
- Caracterização elétrica de dispositivos SOI MOS em baixa temperatura
- Metodo simples para a obtencao da densidade de armadilhas na primeira e segunda interface em soi-mosfet
- Combined l and series resistance extraction of ldd mosfets
- Influencia da temperatura em transistores soi (silicon on insulator) mosfets
- Impact of substrate effect on the fully depleted soi mesfet subthreshold slope at 300k and 77k
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
Sysno 3161760 Trade-off a... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
