Experimental behavior of line-TFET applied to low-dropout voltage regulator (2022)
- Authors:
- USP affiliated authors: MARTINO, JOÃO ANTONIO - EP ; SILVA, WENITA DE LIMA - EP
- Unidade: EP
- DOI: 10.1109/SBMICRO55822.2022.9881041
- Subjects: SEMICONDUTORES; ESTABILIDADE; CIRCUITOS ANALÓGICOS
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Source:
- Título: SBMICRO: proceedings
- Conference titles: Symposium on Microelectronics Technology
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
SILVA, Wenita de Lima e AGOPIAN, Paula Ghedini Der e MARTINO, João Antonio. Experimental behavior of line-TFET applied to low-dropout voltage regulator. 2022, Anais.. [s.L.]: IEEE, 2022. Disponível em: https://doi.org/10.1109/SBMICRO55822.2022.9881041. Acesso em: 23 jan. 2026. -
APA
Silva, W. de L., Agopian, P. G. D., & Martino, J. A. (2022). Experimental behavior of line-TFET applied to low-dropout voltage regulator. In SBMICRO: proceedings. [s.L.]: IEEE. doi:10.1109/SBMICRO55822.2022.9881041 -
NLM
Silva W de L, Agopian PGD, Martino JA. Experimental behavior of line-TFET applied to low-dropout voltage regulator [Internet]. SBMICRO: proceedings. 2022 ;[citado 2026 jan. 23 ] Available from: https://doi.org/10.1109/SBMICRO55822.2022.9881041 -
Vancouver
Silva W de L, Agopian PGD, Martino JA. Experimental behavior of line-TFET applied to low-dropout voltage regulator [Internet]. SBMICRO: proceedings. 2022 ;[citado 2026 jan. 23 ] Available from: https://doi.org/10.1109/SBMICRO55822.2022.9881041 - Regulador linear de tensão de baixa queda projetado com Line-TFETs
- Comparison of low-dropout voltage regulators designed with line and nanowire tunnel-FET experimental data including a simple process variability analysis
- Comparison between low-dropout voltage regulators designed with line and nanowire tunnel field effect transistors using experimental data
- Analog circuit design using graded-channel SOI NMOSFETs
- Extraction of the interface charge density at the silicon substrate interface in SOI MOSFET's at cryogenic temperatures
- Extraction of the interface and oxide charge density in silicon-on-insulator MOSFETs
- Projeto de um processo CMOS com cavidade dupla e dimensões de porta de 2 um
- Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time
- Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation
- Observation of the Two-Sided Read Window on UTBOX SOI 1T-DRAM: Measurement Setup, Numerical and Empirical Results
Informações sobre o DOI: 10.1109/SBMICRO55822.2022.9881041 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
Sysno 3158185 Experimenta... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
