Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications (2014)
- Authors:
- Autor USP: MARTINO, JOÃO ANTONIO - EP
- Unidade: EP
- DOI: 10.1016/j.sse.2014.04.031
- Assunto: TRANSISTORES
- Language: Inglês
- Source:
- Título: Solid-State Electronics
- Volume/Número/Paginação/Ano: v.97, p. 30-37, July 2014
- Status:
- Nenhuma versão em acesso aberto identificada
-
ABNT
SASAKI, Karen Lucia Mayumi et al. Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications. Solid-State Electronics, v. 97, p. 30-37, 2014Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2014.04.031. Acesso em: 24 mar. 2026. -
APA
Sasaki, K. L. M., Nicoletti, T., Almeida, L. M., Santos, S. D. dos, Nissimoff, A., Aoulaiche, M., & Martino, J. A. (2014). Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications. Solid-State Electronics, 97, 30-37. doi:10.1016/j.sse.2014.04.031 -
NLM
Sasaki KLM, Nicoletti T, Almeida LM, Santos SD dos, Nissimoff A, Aoulaiche M, Martino JA. Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications [Internet]. Solid-State Electronics. 2014 ;97 30-37.[citado 2026 mar. 24 ] Available from: https://doi.org/10.1016/j.sse.2014.04.031 -
Vancouver
Sasaki KLM, Nicoletti T, Almeida LM, Santos SD dos, Nissimoff A, Aoulaiche M, Martino JA. Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications [Internet]. Solid-State Electronics. 2014 ;97 30-37.[citado 2026 mar. 24 ] Available from: https://doi.org/10.1016/j.sse.2014.04.031 - Impact of TiN metal gate thickness and the HsSiO nitridation on MuGFETs electrical performance
- Caracterização elétrica de dispositivos SOI MOS em baixa temperatura
- Metodo simples para a obtencao da densidade de armadilhas na primeira e segunda interface em soi-mosfet
- Combined l and series resistance extraction of ldd mosfets
- Influencia da temperatura em transistores soi (silicon on insulator) mosfets
- Impact of substrate effect on the fully depleted soi mesfet subthreshold slope at 300k and 77k
- The impact of gate length scaling on UTBOX FDSOI devices: the digital/analog performance of extension-less structures
- Simple method for the determination of the interface trap density at 77k in fully depleted acumulation mode soi mosfets
- Transistor soi-nmosfet nao auto-alinhado
- Impact of selective epitaxial growth and uniaxial/biaxial strain on DIBL effect using triple gate FinFETs
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
