ReP USP - Resultado da busca

Artigo de periodico
SALSA: a new versatile readout chip for MPGD detectors (2025)
Neyret, D. ; Baron, P.; Bouyjou, F. ; Bregant, Marco ; Chevobbe, S ; Degerli, Y ; Flouzat, C ; Gevin, O ; Guilloux, F ; Hernandez, H ; Mandjavidze, I ; Munhoz, M ; Sanches, B ; Severo, L ; Soares, J N ; Van Noije, W ; Costa, F William da
Source: Journal of Instrumentation. Conference titles: International Conference on Micro Pattern Gaseous Detectors. Unidades: IF, EP, EESC
Assunto: FÍSICA NUCLEAR
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
NEYRET, D. et al. SALSA: a new versatile readout chip for MPGD detectors. Journal of Instrumentation, 2025Tradução . . Disponível em: https://doi.org/10.1088/1748-0221/20/06/C06057. Acesso em: 01 nov. 2025.
APA
Neyret, D., Baron, P., Bouyjou, F., Bregant, M., Chevobbe, S., Degerli, Y., et al. (2025). SALSA: a new versatile readout chip for MPGD detectors. Journal of Instrumentation. doi:https://doi.org/10.1088/1748-0221/20/06/C06057
NLM
Neyret D, Baron P, Bouyjou F, Bregant M, Chevobbe S, Degerli Y, Flouzat C, Gevin O, Guilloux F, Hernandez H, Mandjavidze I, Munhoz M, Sanches B, Severo L, Soares JN, Van Noije W, Costa FW da. SALSA: a new versatile readout chip for MPGD detectors [Internet]. Journal of Instrumentation. 2025 ;[citado 2025 nov. 01 ] Available from: https://doi.org/10.1088/1748-0221/20/06/C06057
Vancouver
Neyret D, Baron P, Bouyjou F, Bregant M, Chevobbe S, Degerli Y, Flouzat C, Gevin O, Guilloux F, Hernandez H, Mandjavidze I, Munhoz M, Sanches B, Severo L, Soares JN, Van Noije W, Costa FW da. SALSA: a new versatile readout chip for MPGD detectors [Internet]. Journal of Instrumentation. 2025 ;[citado 2025 nov. 01 ] Available from: https://doi.org/10.1088/1748-0221/20/06/C06057
Artigo de periodico
The sPHENIX Micromegas Outer Tracker (2024)
Aune, S; Bregant, Marco ; Silva, R W da; Acosta Hernandez, Raul ; Herrera, H D H; Martins, T A; Sanches, Bruno Cavalcante de Souza ; Van Noije, Wilhelmus Adrianus Maria
Source: Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. Unidades: IF, EP
Assunto: COLISÕES DE ÍONS PESADOS RELATIVÍSTICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
AUNE, S et al. The sPHENIX Micromegas Outer Tracker. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, v. 1066, 2024Tradução . . Disponível em: https://doi.org/10.1016/j.nima.2024.169615. Acesso em: 01 nov. 2025.
APA
Aune, S., Bregant, M., Silva, R. W. da, Acosta Hernandez, R., Herrera, H. D. H., Martins, T. A., et al. (2024). The sPHENIX Micromegas Outer Tracker. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, 1066. doi:10.1016/j.nima.2024.169615
NLM
Aune S, Bregant M, Silva RW da, Acosta Hernandez R, Herrera HDH, Martins TA, Sanches BC de S, Van Noije WAM. The sPHENIX Micromegas Outer Tracker [Internet]. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. 2024 ; 1066[citado 2025 nov. 01 ] Available from: https://doi.org/10.1016/j.nima.2024.169615
Vancouver
Aune S, Bregant M, Silva RW da, Acosta Hernandez R, Herrera HDH, Martins TA, Sanches BC de S, Van Noije WAM. The sPHENIX Micromegas Outer Tracker [Internet]. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. 2024 ; 1066[citado 2025 nov. 01 ] Available from: https://doi.org/10.1016/j.nima.2024.169615
Artigo de periodico
Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance (2022)
Hernandez Herrera, H. D.; Bregant, Marco ; Sanches, Bruno Cavalcante de Souza ; Van Noije, Wilhelmus Adrianus Maria
Source: Journal of Instrumentation (JINST). Unidades: IF, EP
Subjects: FÍSICA DE PARTÍCULAS, INSTRUMENTAÇÃO (FÍSICA), CIRCUITOS ELETRÔNICOS ANALÓGICOS, CIRCUITOS INTEGRADOS VLSI
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
HERNANDEZ HERRERA, H. D. et al. Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance. Journal of Instrumentation (JINST), v. 17, n. 4, 2022Tradução . . Disponível em: https://doi.org/10.1088/1748-0221/17/04/C04013. Acesso em: 01 nov. 2025.
APA
Hernandez Herrera, H. D., Bregant, M., Sanches, B. C. de S., & Van Noije, W. A. M. (2022). Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance. Journal of Instrumentation (JINST), 17( 4). doi:10.1088/1748-0221/17/04/C04013
NLM
Hernandez Herrera HD, Bregant M, Sanches BC de S, Van Noije WAM. Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance [Internet]. Journal of Instrumentation (JINST). 2022 ; 17( 4):[citado 2025 nov. 01 ] Available from: https://doi.org/10.1088/1748-0221/17/04/C04013
Vancouver
Hernandez Herrera HD, Bregant M, Sanches BC de S, Van Noije WAM. Onchip digital calibrated 2 mW 12-bit 25 MS/s SAR ADC with reduced input capacitance [Internet]. Journal of Instrumentation (JINST). 2022 ; 17( 4):[citado 2025 nov. 01 ] Available from: https://doi.org/10.1088/1748-0221/17/04/C04013
Artigo de periodico
A Monolithic 32-Channel Front End and DSP ASIC for Gaseous Detectors (2020)
Acosta Hernandez, Raul ; Sanches, Bruno Cavalcante de Souza ; Carvalho, Dionisio de ; Bregant, Marco ; Ayala Pabón, Armando ; Weber, Tiago Oliveira ; Alarcon Cubas, Heiner Grover ; Martins, Tarciso Alvim ; Munhoz, Marcelo Gameiro ; Van Noije, Wilhelmus Adrianus Maria
Source: IEEE Transactions on Instrumentation and Measurement. Unidades: EP, IF, EESC
Subjects: FÍSICA NUCLEAR, FÍSICA DE PARTÍCULAS, COLISÕES DE ÍONS PESADOS RELATIVÍSTICOS, HÁDRONS, ACELERADOR DE PARTÍCULAS, TRANSISTORES, DETECÇÃO DE PARTÍCULAS, RESISTÊNCIA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ACOSTA HERNANDEZ, Raul et al. A Monolithic 32-Channel Front End and DSP ASIC for Gaseous Detectors. IEEE Transactions on Instrumentation and Measurement, v. 69, n. 6, p. 2686-2697, 2020Tradução . . Disponível em: https://doi.org/10.1109/TIM.2019.2931016. Acesso em: 01 nov. 2025.
APA
Acosta Hernandez, R., Sanches, B. C. de S., Carvalho, D. de, Bregant, M., Ayala Pabón, A., Weber, T. O., et al. (2020). A Monolithic 32-Channel Front End and DSP ASIC for Gaseous Detectors. IEEE Transactions on Instrumentation and Measurement, 69( 6), 2686-2697. doi:10.1109/TIM.2019.2931016
NLM
Acosta Hernandez R, Sanches BC de S, Carvalho D de, Bregant M, Ayala Pabón A, Weber TO, Alarcon Cubas HG, Martins TA, Munhoz MG, Van Noije WAM. A Monolithic 32-Channel Front End and DSP ASIC for Gaseous Detectors [Internet]. IEEE Transactions on Instrumentation and Measurement. 2020 ; 69( 6): 2686-2697.[citado 2025 nov. 01 ] Available from: https://doi.org/10.1109/TIM.2019.2931016
Vancouver
Acosta Hernandez R, Sanches BC de S, Carvalho D de, Bregant M, Ayala Pabón A, Weber TO, Alarcon Cubas HG, Martins TA, Munhoz MG, Van Noije WAM. A Monolithic 32-Channel Front End and DSP ASIC for Gaseous Detectors [Internet]. IEEE Transactions on Instrumentation and Measurement. 2020 ; 69( 6): 2686-2697.[citado 2025 nov. 01 ] Available from: https://doi.org/10.1109/TIM.2019.2931016
Artigo de periodico
SAMPA Chip: the New 32 Channels ASIC for the ALICE TPC and MCH Upgrades (2017)
Adolfsson, J; Ayala Pabón, Armando ; Bregant, Marco ; Britton, C; Brulin, G; Carvalho, D; Chambert, V; Chinellato, D; Espagnon, B; Hernández Herrera, Hugo Daniel; Ljubicic, T; Mahmood, S M; Mjörnmark, U; Moraes, D; Munhoz, Marcelo Gameiro ; Noël, G; Oskarsson, A; Osterman, L; Pilyar, A; Read, K; Ruette, A; Russo, P; Sanches, Bruno Cavalcante de Souza ; Severo, L; Silvermyr, D; Suire, C; Tambave, G J; Tun-Lanoë, K M M; Van Noije, Wilhelmus Adrianus Maria ; Velure, A; Vereschagin, S; Wanlin, E; Weberl, T O; Zaporozhets, S
Source: Journal of Instrumentation. Unidades: IF, EP
Subjects: FÍSICA NUCLEAR, COLISÕES DE ÍONS PESADOS RELATIVÍSTICOS, CIRCUITOS ELETRÔNICOS ANALÓGICOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ADOLFSSON, J et al. SAMPA Chip: the New 32 Channels ASIC for the ALICE TPC and MCH Upgrades. Journal of Instrumentation, v. 12, n. 4, p. 1-11, 2017Tradução . . Disponível em: http://iopscience.iop.org/article/10.1088/1748-0221/12/04/C04008/pdf. Acesso em: 01 nov. 2025.
APA
Adolfsson, J., Ayala Pabón, A., Bregant, M., Britton, C., Brulin, G., Carvalho, D., et al. (2017). SAMPA Chip: the New 32 Channels ASIC for the ALICE TPC and MCH Upgrades. Journal of Instrumentation, 12( 4), 1-11. doi:10.1088/1748-0221/12/04/C04008
NLM
Adolfsson J, Ayala Pabón A, Bregant M, Britton C, Brulin G, Carvalho D, Chambert V, Chinellato D, Espagnon B, Hernández Herrera HD, Ljubicic T, Mahmood SM, Mjörnmark U, Moraes D, Munhoz MG, Noël G, Oskarsson A, Osterman L, Pilyar A, Read K, Ruette A, Russo P, Sanches BC de S, Severo L, Silvermyr D, Suire C, Tambave GJ, Tun-Lanoë KMM, Van Noije WAM, Velure A, Vereschagin S, Wanlin E, Weberl TO, Zaporozhets S. SAMPA Chip: the New 32 Channels ASIC for the ALICE TPC and MCH Upgrades [Internet]. Journal of Instrumentation. 2017 ; 12( 4): 1-11.[citado 2025 nov. 01 ] Available from: http://iopscience.iop.org/article/10.1088/1748-0221/12/04/C04008/pdf
Vancouver
Adolfsson J, Ayala Pabón A, Bregant M, Britton C, Brulin G, Carvalho D, Chambert V, Chinellato D, Espagnon B, Hernández Herrera HD, Ljubicic T, Mahmood SM, Mjörnmark U, Moraes D, Munhoz MG, Noël G, Oskarsson A, Osterman L, Pilyar A, Read K, Ruette A, Russo P, Sanches BC de S, Severo L, Silvermyr D, Suire C, Tambave GJ, Tun-Lanoë KMM, Van Noije WAM, Velure A, Vereschagin S, Wanlin E, Weberl TO, Zaporozhets S. SAMPA Chip: the New 32 Channels ASIC for the ALICE TPC and MCH Upgrades [Internet]. Journal of Instrumentation. 2017 ; 12( 4): 1-11.[citado 2025 nov. 01 ] Available from: http://iopscience.iop.org/article/10.1088/1748-0221/12/04/C04008/pdf
Artigo de periodico
SAMPA chip: a new ASIC for the ALICE TPC and MCH upgrades (2016)
Barboza, Stelvio Henrique Ignácio; Bregant, Marco ; Munhoz, Marcelo Gameiro ; Van Noije, Wilhelmus Adrianus Maria
Source: Journal of Instrumentation. Unidades: IF, EP
Subjects: CIRCUITOS ELETRÔNICOS ANALÓGICOS, FÍSICA NUCLEAR
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BARBOZA, Stelvio Henrique Ignácio et al. SAMPA chip: a new ASIC for the ALICE TPC and MCH upgrades. Journal of Instrumentation, v. fe2016, n. 11, p. C02088, 2016Tradução . . Disponível em: http://iopscience.iop.org/article/10.1088/1748-0221/11/02/C02088/pdf. Acesso em: 01 nov. 2025.
APA
Barboza, S. H. I., Bregant, M., Munhoz, M. G., & Van Noije, W. A. M. (2016). SAMPA chip: a new ASIC for the ALICE TPC and MCH upgrades. Journal of Instrumentation, fe2016( 11), C02088. doi:10.1088/1748-0221/11/02/C02088
NLM
Barboza SHI, Bregant M, Munhoz MG, Van Noije WAM. SAMPA chip: a new ASIC for the ALICE TPC and MCH upgrades [Internet]. Journal of Instrumentation. 2016 ; fe2016( 11): C02088.[citado 2025 nov. 01 ] Available from: http://iopscience.iop.org/article/10.1088/1748-0221/11/02/C02088/pdf
Vancouver
Barboza SHI, Bregant M, Munhoz MG, Van Noije WAM. SAMPA chip: a new ASIC for the ALICE TPC and MCH upgrades [Internet]. Journal of Instrumentation. 2016 ; fe2016( 11): C02088.[citado 2025 nov. 01 ] Available from: http://iopscience.iop.org/article/10.1088/1748-0221/11/02/C02088/pdf
Trabalho de evento
A methodology to improve yield in analog circuits by using geometric programming (2010)
Sáenz, Jorge Johanny; Roa, Elkim; Ayala Pabón, Armando ; Van Noije, Wilhelmus Adrianus Maria
Source: Proceedings of the SBCCI'10. Conference titles: Symposium on integrated circuits and systems design. Unidade: EP
Subjects: CIRCUITOS ANALÓGICOS, OTIMIZAÇÃO MATEMÁTICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SÁENZ, Jorge Johanny et al. A methodology to improve yield in analog circuits by using geometric programming. 2010, Anais.. São Paulo: Escola Politécnica, Universidade de São Paulo, 2010. . Acesso em: 01 nov. 2025.
APA
Sáenz, J. J., Roa, E., Ayala Pabón, A., & Van Noije, W. A. M. (2010). A methodology to improve yield in analog circuits by using geometric programming. In Proceedings of the SBCCI'10. São Paulo: Escola Politécnica, Universidade de São Paulo.
NLM
Sáenz JJ, Roa E, Ayala Pabón A, Van Noije WAM. A methodology to improve yield in analog circuits by using geometric programming. Proceedings of the SBCCI'10. 2010 ;[citado 2025 nov. 01 ]
Vancouver
Sáenz JJ, Roa E, Ayala Pabón A, Van Noije WAM. A methodology to improve yield in analog circuits by using geometric programming. Proceedings of the SBCCI'10. 2010 ;[citado 2025 nov. 01 ]
Trabalho de evento
A merged RF CMOS LNA-mixer design using geometric programming (2009)
Chaparro, Sergio; Ayala Pabón, Armando ; Roa, Elkim; Van Noije, Wilhelmus Adrianus Maria
Source: SBCCI 2009: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CHAPARRO, Sergio et al. A merged RF CMOS LNA-mixer design using geometric programming. 2009, Anais.. Natal: Sociedade Brasileira de Computação, 2009. . Acesso em: 01 nov. 2025.
APA
Chaparro, S., Ayala Pabón, A., Roa, E., & Van Noije, W. A. M. (2009). A merged RF CMOS LNA-mixer design using geometric programming. In SBCCI 2009: Proceedings. Natal: Sociedade Brasileira de Computação.
NLM
Chaparro S, Ayala Pabón A, Roa E, Van Noije WAM. A merged RF CMOS LNA-mixer design using geometric programming. SBCCI 2009: Proceedings. 2009 ;[citado 2025 nov. 01 ]
Vancouver
Chaparro S, Ayala Pabón A, Roa E, Van Noije WAM. A merged RF CMOS LNA-mixer design using geometric programming. SBCCI 2009: Proceedings. 2009 ;[citado 2025 nov. 01 ]
Trabalho de evento
Comparison of small cross inductors and rectangular inductors designed in 0,35um CMOS technology (2009)
Moreira, Luiz Carlos; Van Noije, Wilhelmus Adrianus Maria ; Ayala Pabón, Armando ; Farfán Peláez, Andrés
Source: SBCCI 2009: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MOREIRA, Luiz Carlos et al. Comparison of small cross inductors and rectangular inductors designed in 0,35um CMOS technology. 2009, Anais.. Natal: Sociedade Brasileira de Computação, 2009. . Acesso em: 01 nov. 2025.
APA
Moreira, L. C., Van Noije, W. A. M., Ayala Pabón, A., & Farfán Peláez, A. (2009). Comparison of small cross inductors and rectangular inductors designed in 0,35um CMOS technology. In SBCCI 2009: Proceedings. Natal: Sociedade Brasileira de Computação.
NLM
Moreira LC, Van Noije WAM, Ayala Pabón A, Farfán Peláez A. Comparison of small cross inductors and rectangular inductors designed in 0,35um CMOS technology. SBCCI 2009: Proceedings. 2009 ;[citado 2025 nov. 01 ]
Vancouver
Moreira LC, Van Noije WAM, Ayala Pabón A, Farfán Peláez A. Comparison of small cross inductors and rectangular inductors designed in 0,35um CMOS technology. SBCCI 2009: Proceedings. 2009 ;[citado 2025 nov. 01 ]
Trabalho de evento
A low power CMOS LNA design using geometric programming (2009)
Chaparro, Sergio; Ayala Pabón, Armando ; Roa, Elkim; Van Noije, Wilhelmus Adrianus Maria
Source: Proceedings: IBERCHIP 2009. Conference titles: IBERCHIP. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CHAPARRO, Sergio et al. A low power CMOS LNA design using geometric programming. 2009, Anais.. Buenos Aires: IBERCHIP, 2009. . Acesso em: 01 nov. 2025.
APA
Chaparro, S., Ayala Pabón, A., Roa, E., & Van Noije, W. A. M. (2009). A low power CMOS LNA design using geometric programming. In Proceedings: IBERCHIP 2009. Buenos Aires: IBERCHIP.
NLM
Chaparro S, Ayala Pabón A, Roa E, Van Noije WAM. A low power CMOS LNA design using geometric programming. Proceedings: IBERCHIP 2009. 2009 ;[citado 2025 nov. 01 ]
Vancouver
Chaparro S, Ayala Pabón A, Roa E, Van Noije WAM. A low power CMOS LNA design using geometric programming. Proceedings: IBERCHIP 2009. 2009 ;[citado 2025 nov. 01 ]
Trabalho de evento-resumo
Estudo dos efeitos característicos da tecnologia SOI em ampla faixa de temperatura (2008)
Martino, Márcio Dalla Valle; Agopian, Paula Ghedini Der ; Van Noije, Wilhelmus Adrianus Maria ; Martino, João Antonio
Source: 16 SIICUSP: anais.. Conference titles: Simpósio Internacional de Iniciação Científica da Universidade de São Paulo. Unidade: EP
Assunto: MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINO, Márcio Dalla Valle et al. Estudo dos efeitos característicos da tecnologia SOI em ampla faixa de temperatura. 2008, Anais.. São Paulo: Universidade de São Paulo, 2008. . Acesso em: 01 nov. 2025.
APA
Martino, M. D. V., Agopian, P. G. D., Van Noije, W. A. M., & Martino, J. A. (2008). Estudo dos efeitos característicos da tecnologia SOI em ampla faixa de temperatura. In 16 SIICUSP: anais.. São Paulo: Universidade de São Paulo.
NLM
Martino MDV, Agopian PGD, Van Noije WAM, Martino JA. Estudo dos efeitos característicos da tecnologia SOI em ampla faixa de temperatura. 16 SIICUSP: anais. 2008 ;[citado 2025 nov. 01 ]
Vancouver
Martino MDV, Agopian PGD, Van Noije WAM, Martino JA. Estudo dos efeitos característicos da tecnologia SOI em ampla faixa de temperatura. 16 SIICUSP: anais. 2008 ;[citado 2025 nov. 01 ]
Artigo de periodico
A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter (2008)
Hernández, Hugo; Van Noije, Wilhelmus Adrianus Maria ; Roa, Elkim; Soares Junior, João Navarro
Source: Analog Integrated Circuits and Signal Processing. Unidades: EESC, EP
Subjects: CONVERSORES ELÉTRICOS, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
HERNÁNDEZ, Hugo et al. A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter. Analog Integrated Circuits and Signal Processing, v. 57, p. 69-77, 2008Tradução . . Disponível em: https://dx.doi.org/10.1007/s10470-008-9198-1. Acesso em: 01 nov. 2025.
APA
Hernández, H., Van Noije, W. A. M., Roa, E., & Soares Junior, J. N. (2008). A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter. Analog Integrated Circuits and Signal Processing, 57, 69-77. doi:10.1007/s10470-008-9198-1
NLM
Hernández H, Van Noije WAM, Roa E, Soares Junior JN. A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter [Internet]. Analog Integrated Circuits and Signal Processing. 2008 ; 57 69-77.[citado 2025 nov. 01 ] Available from: https://dx.doi.org/10.1007/s10470-008-9198-1
Vancouver
Hernández H, Van Noije WAM, Roa E, Soares Junior JN. A small area 8 bits 50 MHz CMOS DAC for bluetooth transmitter [Internet]. Analog Integrated Circuits and Signal Processing. 2008 ; 57 69-77.[citado 2025 nov. 01 ] Available from: https://dx.doi.org/10.1007/s10470-008-9198-1
Trabalho de evento
A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures (2007)
Miranda, Fernando Pedro Henriques de; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Conference titles: IEEE International Symposium on Circuits and Systems. Unidades: EESC, EP
Subjects: CIRCUITOS ELETRÔNICOS, CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MIRANDA, Fernando Pedro Henriques de e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. 2007, Anais.. New Orleans: IEEE, 2007. . Acesso em: 01 nov. 2025.
APA
Miranda, F. P. H. de, Soares Junior, J. N., & Van Noije, W. A. M. (2007). A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. In . New Orleans: IEEE.
NLM
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. 2007 ;[citado 2025 nov. 01 ]
Vancouver
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz dual modulus prescaler using the E-TSPC technique and double data throughput structures. 2007 ;[citado 2025 nov. 01 ]
Trabalho de evento
A 4.1 GHz prescaler using double data throughput E-TSPC structures (2007)
Miranda, Fernando Pedro Henriques de; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Source: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design - SBCCI. Unidades: EESC, EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MIRANDA, Fernando Pedro Henriques de e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. A 4.1 GHz prescaler using double data throughput E-TSPC structures. 2007, Anais.. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2007. Disponível em: http://dx.doi.org/10.1145/1284480.1284518. Acesso em: 01 nov. 2025.
APA
Miranda, F. P. H. de, Soares Junior, J. N., & Van Noije, W. A. M. (2007). A 4.1 GHz prescaler using double data throughput E-TSPC structures. In Proceedings. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1145/1284480.1284518
NLM
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz prescaler using double data throughput E-TSPC structures [Internet]. Proceedings. 2007 ;[citado 2025 nov. 01 ] Available from: http://dx.doi.org/10.1145/1284480.1284518
Vancouver
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz prescaler using double data throughput E-TSPC structures [Internet]. Proceedings. 2007 ;[citado 2025 nov. 01 ] Available from: http://dx.doi.org/10.1145/1284480.1284518
Artigo de jornal
A política industrial e tecnológica de semicondutores (2006)
Swart, Jacobus Willibrordus; Van Noije, Wilhelmus Adrianus Maria
Source: Jornal da USP. Unidade: EP
Subjects: POLÍTICA INDUSTRIAL, SEMICONDUTORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SWART, Jacobus Willibrordus e VAN NOIJE, Wilhelmus Adrianus Maria. A política industrial e tecnológica de semicondutores. Tradução . Jornal da USP, São Paulo, 2006. . Acesso em: 01 nov. 2025.
APA
Swart, J. W., & Van Noije, W. A. M. (2006). A política industrial e tecnológica de semicondutores. Jornal da USP. São Paulo: Escola Politécnica, Universidade de São Paulo.
NLM
Swart JW, Van Noije WAM. A política industrial e tecnológica de semicondutores. Jornal da USP. 2006 ;[citado 2025 nov. 01 ]
Vancouver
Swart JW, Van Noije WAM. A política industrial e tecnológica de semicondutores. Jornal da USP. 2006 ;[citado 2025 nov. 01 ]
Trabalho de evento
A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer (2005)
Gómez Argüello, Angel María; Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Source: SBCCI 2005. Conference titles: Symposium on Integrated Circuits and Systems Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS MOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
GÓMEZ ARGÜELLO, Angel María e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. 2005, Anais.. New York: ACM, 2005. . Acesso em: 01 nov. 2025.
APA
Gómez Argüello, A. M., Soares Junior, J. N., & Van Noije, W. A. M. (2005). A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. In SBCCI 2005. New York: ACM.
NLM
Gómez Argüello AM, Soares Junior JN, Van Noije WAM. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. SBCCI 2005. 2005 ;[citado 2025 nov. 01 ]
Vancouver
Gómez Argüello AM, Soares Junior JN, Van Noije WAM. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer. SBCCI 2005. 2005 ;[citado 2025 nov. 01 ]
Artigo de periodico
Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design (2002)
Soares Junior, João Navarro ; Van Noije, Wilhelmus Adrianus Maria
Source: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. Unidade: EP
Assunto: CIRCUITOS DIGITAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, v. 10, n. 3, p. 301-308, 2002Tradução . . Disponível em: https://doi.org/10.1109/tvlsi.2002.1043333. Acesso em: 01 nov. 2025.
APA
Soares Junior, J. N., & Van Noije, W. A. M. (2002). Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 10( 3), 301-308. doi:10.1109/tvlsi.2002.1043333
NLM
Soares Junior JN, Van Noije WAM. Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design [Internet]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2002 ; 10( 3): 301-308.[citado 2025 nov. 01 ] Available from: https://doi.org/10.1109/tvlsi.2002.1043333
Vancouver
Soares Junior JN, Van Noije WAM. Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design [Internet]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2002 ; 10( 3): 301-308.[citado 2025 nov. 01 ] Available from: https://doi.org/10.1109/tvlsi.2002.1043333
Trabalho de evento
Initiatives for promotion of microelectronics and microfabrication at São Paulo State University - Brazil (2001)
Van Noije, Wilhelmus Adrianus Maria ; Swart, Jacobus Willibrordus; Seabra, Antonio Carlos ; Verdonck, Patrick Bernard; Zambom, Luís da Silva ; Diniz, J. A.; Doi, Ioshiaki; Zakia, Maria José Brito; Mansano, Ronaldo Domingues ; Moreira, L.
Source: Proceedings. Conference titles: Biennial IEEE University/Government/Industry Microelectronics Symposium. Unidade: EP
Subjects: CIRCUITOS ANALÓGICOS, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VAN NOIJE, Wilhelmus Adrianus Maria et al. Initiatives for promotion of microelectronics and microfabrication at São Paulo State University - Brazil. 2001, Anais.. Piscataway: IEEE, 2001. . Acesso em: 01 nov. 2025.
APA
Van Noije, W. A. M., Swart, J. W., Seabra, A. C., Verdonck, P. B., Zambom, L. da S., Diniz, J. A., et al. (2001). Initiatives for promotion of microelectronics and microfabrication at São Paulo State University - Brazil. In Proceedings. Piscataway: IEEE.
NLM
Van Noije WAM, Swart JW, Seabra AC, Verdonck PB, Zambom L da S, Diniz JA, Doi I, Zakia MJB, Mansano RD, Moreira L. Initiatives for promotion of microelectronics and microfabrication at São Paulo State University - Brazil. Proceedings. 2001 ;[citado 2025 nov. 01 ]
Vancouver
Van Noije WAM, Swart JW, Seabra AC, Verdonck PB, Zambom L da S, Diniz JA, Doi I, Zakia MJB, Mansano RD, Moreira L. Initiatives for promotion of microelectronics and microfabrication at São Paulo State University - Brazil. Proceedings. 2001 ;[citado 2025 nov. 01 ]
Parte de monografia/livro
Implementação prática de um decodificador BCH(31,21) em arquiteturas FPGA (2000)
Cerezo Vásquez, Gustavo Adolfo; Van Noije, Wilhelmus Adrianus Maria
Source: Computação reconfigurável : experiências e perspectivas : CORE 2000. Unidade: EP
Assunto: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CEREZO VÁSQUEZ, Gustavo Adolfo e VAN NOIJE, Wilhelmus Adrianus Maria. Implementação prática de um decodificador BCH(31,21) em arquiteturas FPGA. Computação reconfigurável : experiências e perspectivas : CORE 2000. Tradução . Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha, 2000. . . Acesso em: 01 nov. 2025.
APA
Cerezo Vásquez, G. A., & Van Noije, W. A. M. (2000). Implementação prática de um decodificador BCH(31,21) em arquiteturas FPGA. In Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha.
NLM
Cerezo Vásquez GA, Van Noije WAM. Implementação prática de um decodificador BCH(31,21) em arquiteturas FPGA. In: Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha; 2000. [citado 2025 nov. 01 ]
Vancouver
Cerezo Vásquez GA, Van Noije WAM. Implementação prática de um decodificador BCH(31,21) em arquiteturas FPGA. In: Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha; 2000. [citado 2025 nov. 01 ]
Parte de monografia/livro
Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications (2000)
Dal Poz, Marco Antonio Simon; Aedo Cobo, José Edinson; Van Noije, Wilhelmus Adrianus Maria ; Zuffo, Marcelo Knörich
Source: Computação reconfigurável : experiências e perspectivas : CORE 2000. Unidade: EP
Assunto: MICROPROCESSADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
DAL POZ, Marco Antonio Simon et al. Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications. Computação reconfigurável : experiências e perspectivas : CORE 2000. Tradução . Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha, 2000. . . Acesso em: 01 nov. 2025.
APA
Dal Poz, M. A. S., Aedo Cobo, J. E., Van Noije, W. A. M., & Zuffo, M. K. (2000). Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications. In Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha.
NLM
Dal Poz MAS, Aedo Cobo JE, Van Noije WAM, Zuffo MK. Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications. In: Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha; 2000. [citado 2025 nov. 01 ]
Vancouver
Dal Poz MAS, Aedo Cobo JE, Van Noije WAM, Zuffo MK. Hardware / software co-design of a simple risc microprocessor for digital set-top-box applications. In: Computação reconfigurável : experiências e perspectivas : CORE 2000. Marília: Fundação de Ensino Superior Eurípedes Soares da Rocha; 2000. [citado 2025 nov. 01 ]

USP Schools

ReP

Filtros

Document Types

Departament

Authors

USP affiliated authors

Date published

Subjects

Source title

Publisher

Conference titles

Countries/Territories

Indexado em

Non normalized affiliation

Countries of institutions of collaboration