A low power CMOS LNA design using geometric programming (2009)
- Authors:
- USP affiliated authors: NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP ; PABON, ARMANDO AYALA - EP
- Unidade: EP
- Assunto: MICROELETRÔNICA
- Language: Inglês
- Imprenta:
- Publisher: IBERCHIP
- Publisher place: Buenos Aires
- Date published: 2009
- Source:
- Título: Proceedings: IBERCHIP 2009
- Conference titles: IBERCHIP
-
ABNT
CHAPARRO, Sergio et al. A low power CMOS LNA design using geometric programming. 2009, Anais.. Buenos Aires: IBERCHIP, 2009. . Acesso em: 04 mar. 2026. -
APA
Chaparro, S., Ayala Pabón, A., Roa, E., & Van Noije, W. A. M. (2009). A low power CMOS LNA design using geometric programming. In Proceedings: IBERCHIP 2009. Buenos Aires: IBERCHIP. -
NLM
Chaparro S, Ayala Pabón A, Roa E, Van Noije WAM. A low power CMOS LNA design using geometric programming. Proceedings: IBERCHIP 2009. 2009 ;[citado 2026 mar. 04 ] -
Vancouver
Chaparro S, Ayala Pabón A, Roa E, Van Noije WAM. A low power CMOS LNA design using geometric programming. Proceedings: IBERCHIP 2009. 2009 ;[citado 2026 mar. 04 ] - A merged RF CMOS LNA-mixer design using geometric programming
- Comparison of small cross inductors and rectangular inductors designed in 0,35um CMOS technology
- Projeto de um bloco LNA-Misturador para radiofrequência em tecnologia CMOS
- A methodology to improve yield in analog circuits by using geometric programming
- Encapsulador sdh / stm-rr
- Implementacao de um posicionador para gate-array tipo mar de portas
- Edif: uma proposta de padronização de intercâmbio de informações
- Contribuição ao estudo teórico e experimental de uma memória RAM estática monolítica com dispositivos NMOS
- Considerações e técnicas de projeto de sistemas vlsi de alta velocidade
- A sampling technique and its CMOS implementation with 1 Gb/s bandwidth and 25 ps resolution
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
