A 4.1 GHz prescaler using double data throughput E-TSPC structures (2007)
- Authors:
- USP affiliated authors: SOARES JUNIOR, JOAO NAVARRO - EESC ; NOIJE, WILHELMUS ADRIANUS MARIA VAN - EP ; MIRANDA, FERNANDO PEDRO HENRIQUES DE - EP
- Unidades: EESC; EP
- DOI: 10.1145/1284480.1284518
- Assunto: ENGENHARIA ELÉTRICA
- Language: Inglês
- Imprenta:
- Publisher place: Rio de Janeiro, RJ
- Date published: 2007
- Source:
- Título: Proceedings
- Conference titles: Symposium on Integrated Circuits and Systems Design - SBCCI
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
MIRANDA, Fernando Pedro Henriques de e SOARES JUNIOR, João Navarro e VAN NOIJE, Wilhelmus Adrianus Maria. A 4.1 GHz prescaler using double data throughput E-TSPC structures. 2007, Anais.. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo, 2007. Disponível em: http://dx.doi.org/10.1145/1284480.1284518. Acesso em: 12 fev. 2026. -
APA
Miranda, F. P. H. de, Soares Junior, J. N., & Van Noije, W. A. M. (2007). A 4.1 GHz prescaler using double data throughput E-TSPC structures. In Proceedings. Rio de Janeiro, RJ: Escola de Engenharia de São Carlos, Universidade de São Paulo. doi:10.1145/1284480.1284518 -
NLM
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz prescaler using double data throughput E-TSPC structures [Internet]. Proceedings. 2007 ;[citado 2026 fev. 12 ] Available from: http://dx.doi.org/10.1145/1284480.1284518 -
Vancouver
Miranda FPH de, Soares Junior JN, Van Noije WAM. A 4.1 GHz prescaler using double data throughput E-TSPC structures [Internet]. Proceedings. 2007 ;[citado 2026 fev. 12 ] Available from: http://dx.doi.org/10.1145/1284480.1284518 - Precise final state determination of mismatched cmos latches
- Analog circuits on sog gate arrays: an 100mhz 6-bit d / a converter
- Precise final state determination of cmos latches
- High speed cmos ecl-compatible input circuit
- Metodos de teste de conversores a / d e sua aplicacao em projeto
- Fully integrated cmos clock recovery at gbits / rates
- Extended TSPC structures with double input/output data throughput for gigahertz CMOS circuit design
- Metastability behavior of mismatched CMOS flip-flops using state diagram analysis
- Recuperador de clock em estrutura gate array do tipo mar de transistores
- Conversores D/A de 6 bits desenvolvido em pre-difundido do tipo mar de transistores
Informações sobre o DOI: 10.1145/1284480.1284518 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
OK___trabalho 11 (20th an... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
