Menu

Filtros : "COMPUTAÇÃO RECONFIGURÁVEL" Removido: "SISTEMAS EMBUTIDOS" Limpar

Filtros

Limitar por data

1 - 20 (44 registros)

  • Artigo de periodico

    Memory aware design optimisation for high-level synthesis (2024)

    Perina, André Bannwart ; Becker, Jürgen ; Bonato, Vanderlei

    Fonte: Journal of Signal Processing Systems. Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, ARQUITETURA DE SOFTWARE

    Disponível em 01/01/2026Acesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      PERINA, André Bannwart e BECKER, Jürgen e BONATO, Vanderlei. Memory aware design optimisation for high-level synthesis. Journal of Signal Processing Systems, v. No 2024, n. 11, p. 651-671, 2024Tradução . . Disponível em: https://doi.org/10.1007/s11265-024-01938-3. Acesso em: 27 jun. 2025.

    • APA

      Perina, A. B., Becker, J., & Bonato, V. (2024). Memory aware design optimisation for high-level synthesis. Journal of Signal Processing Systems, No 2024( 11), 651-671. doi:10.1007/s11265-024-01938-3

    • NLM

      Perina AB, Becker J, Bonato V. Memory aware design optimisation for high-level synthesis [Internet]. Journal of Signal Processing Systems. 2024 ; No 2024( 11): 651-671.[citado 2025 jun. 27 ] Available from: https://doi.org/10.1007/s11265-024-01938-3

    • Vancouver

      Perina AB, Becker J, Bonato V. Memory aware design optimisation for high-level synthesis [Internet]. Journal of Signal Processing Systems. 2024 ; No 2024( 11): 651-671.[citado 2025 jun. 27 ] Available from: https://doi.org/10.1007/s11265-024-01938-3

  • Artigo de periodico

    Effective and unburdensome forecast of highway traffic flow with adaptive computing (2021)

    Alves, Matheus Aparecido do Carmo; Cordeiro, Robson Leonardo Ferreira

    Fonte: Knowledge-Based Systems. Unidade: ICMC

    Assuntos: PREVISÃO (ANÁLISE DE SÉRIES TEMPORAIS), COMPUTAÇÃO RECONFIGURÁVEL, TRÁFEGO RODOVIÁRIO

    PrivadoAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ALVES, Matheus Aparecido do Carmo e CORDEIRO, Robson Leonardo Ferreira. Effective and unburdensome forecast of highway traffic flow with adaptive computing. Knowledge-Based Systems, v. 212, n. Ja 2021, p. 1-13, 2021Tradução . . Disponível em: https://doi.org/10.1016/j.knosys.2020.106603. Acesso em: 27 jun. 2025.

    • APA

      Alves, M. A. do C., & Cordeiro, R. L. F. (2021). Effective and unburdensome forecast of highway traffic flow with adaptive computing. Knowledge-Based Systems, 212( Ja 2021), 1-13. doi:10.1016/j.knosys.2020.106603

    • NLM

      Alves MA do C, Cordeiro RLF. Effective and unburdensome forecast of highway traffic flow with adaptive computing [Internet]. Knowledge-Based Systems. 2021 ; 212( Ja 2021): 1-13.[citado 2025 jun. 27 ] Available from: https://doi.org/10.1016/j.knosys.2020.106603

    • Vancouver

      Alves MA do C, Cordeiro RLF. Effective and unburdensome forecast of highway traffic flow with adaptive computing [Internet]. Knowledge-Based Systems. 2021 ; 212( Ja 2021): 1-13.[citado 2025 jun. 27 ] Available from: https://doi.org/10.1016/j.knosys.2020.106603

  • Artigo de periodico

    Low-latency reconfigurable entropy digital true random number generator with bias detection and correction (2020)

    Carreira, Leonardo Bosco; Danielson, Paige; Rahimi, Arya A.; Luppe, Maximiliam ; Gupta, Subhanshu

    Fonte: IEEE Transactions on Circuits and Systems - Part 1 : regular papers. Unidade: EESC

    Assuntos: CONSUMO DE ENERGIA ELÉTRICA, COMPUTAÇÃO RECONFIGURÁVEL, ENGENHARIA ELÉTRICA

    PrivadoAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      CARREIRA, Leonardo Bosco et al. Low-latency reconfigurable entropy digital true random number generator with bias detection and correction. IEEE Transactions on Circuits and Systems - Part 1 : regular papers, v. 67, n. 5, p. 1562-1575, 2020Tradução . . Disponível em: https://doi.org/10.1109/TCSI.2019.2960694. Acesso em: 27 jun. 2025.

    • APA

      Carreira, L. B., Danielson, P., Rahimi, A. A., Luppe, M., & Gupta, S. (2020). Low-latency reconfigurable entropy digital true random number generator with bias detection and correction. IEEE Transactions on Circuits and Systems - Part 1 : regular papers, 67( 5), 1562-1575. doi:10.1109/TCSI.2019.2960694

    • NLM

      Carreira LB, Danielson P, Rahimi AA, Luppe M, Gupta S. Low-latency reconfigurable entropy digital true random number generator with bias detection and correction [Internet]. IEEE Transactions on Circuits and Systems - Part 1 : regular papers. 2020 ; 67( 5): 1562-1575.[citado 2025 jun. 27 ] Available from: https://doi.org/10.1109/TCSI.2019.2960694

    • Vancouver

      Carreira LB, Danielson P, Rahimi AA, Luppe M, Gupta S. Low-latency reconfigurable entropy digital true random number generator with bias detection and correction [Internet]. IEEE Transactions on Circuits and Systems - Part 1 : regular papers. 2020 ; 67( 5): 1562-1575.[citado 2025 jun. 27 ] Available from: https://doi.org/10.1109/TCSI.2019.2960694

  • Tese (Doutorado)

    Fast Code Exploration for Pipeline Processing in FPGA Accelerators (2019)

    Rosa, Leandro de Souza; Bonato, Vanderlei (Orientador)

    Unidade: ICMC

    Assuntos: CIRCUITOS FPGA, HARDWARE, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ROSA, Leandro de Souza. Fast Code Exploration for Pipeline Processing in FPGA Accelerators. 2019. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2019. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21082019-143417/. Acesso em: 27 jun. 2025.

    • APA

      Rosa, L. de S. (2019). Fast Code Exploration for Pipeline Processing in FPGA Accelerators (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21082019-143417/

    • NLM

      Rosa L de S. Fast Code Exploration for Pipeline Processing in FPGA Accelerators [Internet]. 2019 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21082019-143417/

    • Vancouver

      Rosa L de S. Fast Code Exploration for Pipeline Processing in FPGA Accelerators [Internet]. 2019 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21082019-143417/

  • Trabalho de evento-resumo

    ProfCounter: line-level cycle counter for Xilinx OpenCL high-level synthesis (2019)

    Perina, André Bannwart ; Becker, Jürgen ; Bonato, Vanderlei

    Fonte: Proceedings. Nome do evento: IEEE International Conference on Electronics, Circuits and Systems - ICECS. Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, HARDWARE, MICROPROGRAMAÇÃO

    Versão AceitaAcesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      PERINA, André Bannwart e BECKER, Jürgen e BONATO, Vanderlei. ProfCounter: line-level cycle counter for Xilinx OpenCL high-level synthesis. 2019, Anais.. Los Alamitos: IEEE, 2019. Disponível em: https://doi.org/10.1109/ICECS46596.2019.8964669. Acesso em: 27 jun. 2025.

    • APA

      Perina, A. B., Becker, J., & Bonato, V. (2019). ProfCounter: line-level cycle counter for Xilinx OpenCL high-level synthesis. In Proceedings. Los Alamitos: IEEE. doi:10.1109/ICECS46596.2019.8964669

    • NLM

      Perina AB, Becker J, Bonato V. ProfCounter: line-level cycle counter for Xilinx OpenCL high-level synthesis [Internet]. Proceedings. 2019 ;[citado 2025 jun. 27 ] Available from: https://doi.org/10.1109/ICECS46596.2019.8964669

    • Vancouver

      Perina AB, Becker J, Bonato V. ProfCounter: line-level cycle counter for Xilinx OpenCL high-level synthesis [Internet]. Proceedings. 2019 ;[citado 2025 jun. 27 ] Available from: https://doi.org/10.1109/ICECS46596.2019.8964669

  • Artigo de periodico

    Scaling up modulo scheduling for high-level synthesis (2019)

    Rosa, Leandro de Souza; Bouganis, Christos-Savvas; Bonato, Vanderlei

    Fonte: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. Unidade: ICMC

    Assuntos: CIRCUITOS FPGA, ALGORITMOS GENÉTICOS, COMPUTAÇÃO RECONFIGURÁVEL, ALGORITMOS DE SCHEDULING, SCHEDULING

    Acesso à fonteDOIComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ROSA, Leandro de Souza e BOUGANIS, Christos-Savvas e BONATO, Vanderlei. Scaling up modulo scheduling for high-level synthesis. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 38, n. 5, p. 912-925, 2019Tradução . . Disponível em: https://doi.org/10.1109/TCAD.2018.2834440. Acesso em: 27 jun. 2025.

    • APA

      Rosa, L. de S., Bouganis, C. -S., & Bonato, V. (2019). Scaling up modulo scheduling for high-level synthesis. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 38( 5), 912-925. doi:10.1109/TCAD.2018.2834440

    • NLM

      Rosa L de S, Bouganis C-S, Bonato V. Scaling up modulo scheduling for high-level synthesis [Internet]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2019 ; 38( 5): 912-925.[citado 2025 jun. 27 ] Available from: https://doi.org/10.1109/TCAD.2018.2834440

    • Vancouver

      Rosa L de S, Bouganis C-S, Bonato V. Scaling up modulo scheduling for high-level synthesis [Internet]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2019 ; 38( 5): 912-925.[citado 2025 jun. 27 ] Available from: https://doi.org/10.1109/TCAD.2018.2834440

  • Dissertação (Mestrado)

    Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas (2018)

    Santos, Rafael Ribeiro dos; Bonato, Vanderlei (Orientador)

    Unidade: ICMC

    Assuntos: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, COMPUTAÇÃO RECONFIGURÁVEL, FRAMEWORKS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SANTOS, Rafael Ribeiro dos. Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas. 2018. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2018. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-24102018-100329/. Acesso em: 27 jun. 2025.

    • APA

      Santos, R. R. dos. (2018). Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-24102018-100329/

    • NLM

      Santos RR dos. Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas [Internet]. 2018 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-24102018-100329/

    • Vancouver

      Santos RR dos. Um framework para agrupar funções com base no comportamento da comunicação de dados em plataformas multiprocessadas [Internet]. 2018 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-24102018-100329/

  • Tese (Doutorado)

    Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão (2017)

    Holanda, Jose Arnaldo Mascagni de; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, VISÃO COMPUTACIONAL, HARDWARE, SOFTWARES, CIRCULAÇÃO DE PEDESTRES

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      HOLANDA, Jose Arnaldo Mascagni de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão. 2017. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/. Acesso em: 27 jun. 2025.

    • APA

      Holanda, J. A. M. de. (2017). Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/

    • NLM

      Holanda JAM de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão [Internet]. 2017 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/

    • Vancouver

      Holanda JAM de. Arquitetura multi-core reconfigurável para detecção de pedestres baseada em visão [Internet]. 2017 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-25092017-085556/

  • Dissertação (Mestrado)

    A hardware/software codesign for the chemical reactivity of BRAMS (2017)

    Souza Junior, Carlos Alberto Oliveira de; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: HARDWARE, CIRCUITOS FPGA, PREVISÃO DO TEMPO, SOFTWARES, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SOUZA JUNIOR, Carlos Alberto Oliveira de. A hardware/software codesign for the chemical reactivity of BRAMS. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/. Acesso em: 27 jun. 2025.

    • APA

      Souza Junior, C. A. O. de. (2017). A hardware/software codesign for the chemical reactivity of BRAMS (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/

    • NLM

      Souza Junior CAO de. A hardware/software codesign for the chemical reactivity of BRAMS [Internet]. 2017 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/

    • Vancouver

      Souza Junior CAO de. A hardware/software codesign for the chemical reactivity of BRAMS [Internet]. 2017 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-21092017-170006/

  • Tese (Doutorado)

    Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas (2016)

    Barros, Marcelo Freire de; Cugnasca, Carlos Eduardo (Orientador)

    Unidade: EP

    Assuntos: WIRELESS, AGRICULTURA DE PRECISÃO, COMUNICAÇÕES DIGITAIS, COMPUTAÇÃO RECONFIGURÁVEL, INTERNET DAS COISAS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      BARROS, Marcelo Freire de. Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas. 2016. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-14122016-084744/. Acesso em: 27 jun. 2025.

    • APA

      Barros, M. F. de. (2016). Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-14122016-084744/

    • NLM

      Barros MF de. Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas [Internet]. 2016 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-14122016-084744/

    • Vancouver

      Barros MF de. Seletor adaptativo de tecnologia de comunicação para nós multitecnológicos em aplicações agrícolas [Internet]. 2016 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-14122016-084744/

  • Tese (Doutorado)

    Sistema de hardware reconfigurável para navegação visual de veículos autônomos (2016)

    Dias, Maurício Acconcia; Osório, Fernando Santos (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, REDES NEURAIS, HARDWARE, VISÃO COMPUTACIONAL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      DIAS, Maurício Acconcia. Sistema de hardware reconfigurável para navegação visual de veículos autônomos. 2016. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2016. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/. Acesso em: 27 jun. 2025.

    • APA

      Dias, M. A. (2016). Sistema de hardware reconfigurável para navegação visual de veículos autônomos (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/

    • NLM

      Dias MA. Sistema de hardware reconfigurável para navegação visual de veículos autônomos [Internet]. 2016 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/

    • Vancouver

      Dias MA. Sistema de hardware reconfigurável para navegação visual de veículos autônomos [Internet]. 2016 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012017-164142/

  • Tese (Doutorado)

    LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs (2015)

    Oliveira, Cristiano Bacelar de; Cardoso, João Manuel Paiva (Orientador); Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA, HARDWARE, GERADORES DE COMPILADORES

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      OLIVEIRA, Cristiano Bacelar de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs. 2015. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2015. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/. Acesso em: 27 jun. 2025.

    • APA

      Oliveira, C. B. de. (2015). LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/

    • NLM

      Oliveira CB de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs [Internet]. 2015 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/

    • Vancouver

      Oliveira CB de. LALP+ : um framework para o desenvolvimento de aceleradores de hardware em FPGAs [Internet]. 2015 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-30082016-160232/

  • Tese (Doutorado)

    Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos (2013)

    Laia, Marcos Antonio de Matos; Cruvinel, Paulo Estevão (Orientador)

    Unidade: IFSC

    Assuntos: FÍSICA COMPUTACIONAL, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      LAIA, Marcos Antonio de Matos. Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos. 2013. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/76/76132/tde-26082013-164656/. Acesso em: 27 jun. 2025.

    • APA

      Laia, M. A. de M. (2013). Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/76/76132/tde-26082013-164656/

    • NLM

      Laia MA de M. Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos [Internet]. 2013 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/76/76132/tde-26082013-164656/

    • Vancouver

      Laia MA de M. Filtragem de Kalman não linear com redes neurais embarcada em uma arquitetura reconfigurável para uso na tomografia de Raios-X para amostras da física de solos [Internet]. 2013 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/76/76132/tde-26082013-164656/

  • Tese (Doutorado)

    Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável (2013)

    Bueno, Maikon Adiles Fernandez; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, HEURÍSTICA, HARDWARE (ENSINO)

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      BUENO, Maikon Adiles Fernandez. Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável. 2013. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-29012014-105417/. Acesso em: 27 jun. 2025.

    • APA

      Bueno, M. A. F. (2013). Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-29012014-105417/

    • NLM

      Bueno MAF. Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável [Internet]. 2013 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-29012014-105417/

    • Vancouver

      Bueno MAF. Co-projeto de hardware e software de um escalonador de processos para arquiteturas multicore heterogêneas baseadas em computação reconfigurável [Internet]. 2013 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-29012014-105417/

  • Dissertação (Mestrado)

    Co-projeto hardware/software para cálculo de fluxo ótico (2013)

    Lobo, Tiago Mendonça; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: CIRCUITOS FPGA, COMPUTAÇÃO RECONFIGURÁVEL, PROGRAMAÇÃO CONCORRENTE, HARDWARE (ENSINO)

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      LOBO, Tiago Mendonça. Co-projeto hardware/software para cálculo de fluxo ótico. 2013. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/. Acesso em: 27 jun. 2025.

    • APA

      Lobo, T. M. Ã. §a. (2013). Co-projeto hardware/software para cálculo de fluxo ótico (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/

    • NLM

      Lobo TMça. Co-projeto hardware/software para cálculo de fluxo ótico [Internet]. 2013 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/

    • Vancouver

      Lobo TMça. Co-projeto hardware/software para cálculo de fluxo ótico [Internet]. 2013 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-28082013-094816/

  • Dissertação (Mestrado)

    Algorithmic graph unification and simulations for haplotype networks (2012)

    Guiraldelli, Ricardo Henrique Gracini; Rocha, Ricardo Luis de Azevedo da (Orientador)

    Unidade: EP

    Assuntos: TEORIA DOS GRAFOS, BIOINFORMÁTICA, FILOGENIA, GENÉTICA DE POPULAÇÕES, COMPUTAÇÃO RECONFIGURÁVEL, SIMULAÇÃO DE SISTEMAS

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      GUIRALDELLI, Ricardo Henrique Gracini. Algorithmic graph unification and simulations for haplotype networks. 2012. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11062013-102421/. Acesso em: 27 jun. 2025.

    • APA

      Guiraldelli, R. H. G. (2012). Algorithmic graph unification and simulations for haplotype networks (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11062013-102421/

    • NLM

      Guiraldelli RHG. Algorithmic graph unification and simulations for haplotype networks [Internet]. 2012 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11062013-102421/

    • Vancouver

      Guiraldelli RHG. Algorithmic graph unification and simulations for haplotype networks [Internet]. 2012 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11062013-102421/

  • Tese (Doutorado)

    Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas (2011)

    Barros Neto, Leoncio Claro de; Massola, Antônio Marcos de Aguirra (Orientador)

    Unidade: EP

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, GEOMETRIA E MODELAGEM COMPUTACIONAL, RECONHECIMENTO DE PADRÕES, TEORIA DOS AUTÔMATOS, ERRO (FALHAS COMPUTACIONAIS) (RECUPERAÇÃO)

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      BARROS NETO, Leoncio Claro de. Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas. 2011. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11082011-135522/. Acesso em: 27 jun. 2025.

    • APA

      Barros Neto, L. C. de. (2011). Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11082011-135522/

    • NLM

      Barros Neto LC de. Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas [Internet]. 2011 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11082011-135522/

    • Vancouver

      Barros Neto LC de. Modelagem em geometria digital aprimorada por técnicas adaptativas de segmentos de retas [Internet]. 2011 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3141/tde-11082011-135522/

  • Dissertação (Mestrado)

    Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica (2011)

    Silva, Bruno de Abreu; Silva, Jorge Luiz e (Orientador)

    Unidade: ICMC

    Assuntos: ARQUITETURAS PARALELAS, COMPUTAÇÃO RECONFIGURÁVEL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SILVA, Bruno de Abreu. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/. Acesso em: 27 jun. 2025.

    • APA

      Silva, B. de A. (2011). Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/

    • NLM

      Silva B de A. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica [Internet]. 2011 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/

    • Vancouver

      Silva B de A. Gerenciamento de tags na arquitetura ChipCflow - uma máquina a fluxo de dados dinâmica [Internet]. 2011 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-17052011-085128/

  • Dissertação (Mestrado)

    Projeto de um controlador PID para controle de ganho de uma câmera com sensor CMOS utilizando computação reconfigurável (2011)

    Rossi, Dráusio Linardi; Marques, Eduardo (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, CIRCUITOS FPGA

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ROSSI, Dráusio Linardi. Projeto de um controlador PID para controle de ganho de uma câmera com sensor CMOS utilizando computação reconfigurável. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012012-161407/. Acesso em: 27 jun. 2025.

    • APA

      Rossi, D. L. (2011). Projeto de um controlador PID para controle de ganho de uma câmera com sensor CMOS utilizando computação reconfigurável (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012012-161407/

    • NLM

      Rossi DL. Projeto de um controlador PID para controle de ganho de uma câmera com sensor CMOS utilizando computação reconfigurável [Internet]. 2011 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012012-161407/

    • Vancouver

      Rossi DL. Projeto de um controlador PID para controle de ganho de uma câmera com sensor CMOS utilizando computação reconfigurável [Internet]. 2011 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-13012012-161407/

  • Dissertação (Mestrado)

    Elaboração textual via definição de entidades mencionadas e de perguntas relacionadas aos verbos em textos simplificados do português (2011)

    Amancio, Marcelo Adriano; Aluísio, Sandra Maria (Orientador)

    Unidade: ICMC

    Assuntos: COMPUTAÇÃO RECONFIGURÁVEL, PROCESSAMENTO DE IMAGENS, PROCESSAMENTO DE LINGUAGEM NATURAL, INTELIGÊNCIA ARTIFICIAL

    Acesso à fonteComo citar
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      AMANCIO, Marcelo Adriano. Elaboração textual via definição de entidades mencionadas e de perguntas relacionadas aos verbos em textos simplificados do português. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Carlos, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082011-122100/. Acesso em: 27 jun. 2025.

    • APA

      Amancio, M. A. (2011). Elaboração textual via definição de entidades mencionadas e de perguntas relacionadas aos verbos em textos simplificados do português (Dissertação (Mestrado). Universidade de São Paulo, São Carlos. Recuperado de http://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082011-122100/

    • NLM

      Amancio MA. Elaboração textual via definição de entidades mencionadas e de perguntas relacionadas aos verbos em textos simplificados do português [Internet]. 2011 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082011-122100/

    • Vancouver

      Amancio MA. Elaboração textual via definição de entidades mencionadas e de perguntas relacionadas aos verbos em textos simplificados do português [Internet]. 2011 ;[citado 2025 jun. 27 ] Available from: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082011-122100/

1 - 20 (44 registros)

Biblioteca Digital de Produção Intelectual da Universidade de São Paulo     2012 - 2025