Fast Code Exploration for Pipeline Processing in FPGA Accelerators (2019)
- Authors:
- Autor USP: ROSA, LEANDRO DE SOUZA - ICMC
- Unidade: ICMC
- Sigla do Departamento: SSC
- Subjects: CIRCUITOS FPGA; HARDWARE; COMPUTAÇÃO RECONFIGURÁVEL
- Keywords: Design space exploration; Exploração do espaço de projeto; Field Programmable Gate Arrays; Field-Programmable Gate Array; High-level synthesis; Pipeline; Pipeline; Síntese em alto nível
- Agências de fomento:
- Language: Inglês
- Abstract: A demanda crescente por computação energeticamente eficiente tem endossado o uso de Field- Programmable Gate Arrays para a criação de aceleradores de hardware para códigos grandes e complexos. Entretanto, a implementação de tais aceleradores envolve duas decisões complexas. O primeiro reside em decidir qual trecho de código é o melhor para se criar o acelerador, e o segundo reside em como implementar tal acelerador. Quando ambas decisões são consideradas concomitantemente, o problema se torna ainda mais complicado dado que a implementação do trecho de código afeta a seleção dos trechos de código, criando um espaço de projeto combinatorial a ser explorado. Dessa forma, uma exploração do espaço de projeto rápida para a implementação de aceleradores é crucial para habilitar a exploração de diferentes trechos de código. Contudo, tal exploração do espaço de projeto é impedida por várias tarefas que consumem tempo durante os passos de compilação a análise, o que faz da exploração de trechos de códigos inviável. Neste trabalho, focamos na implementação eficiente de aceleradores pipeline em hardware e apresentamos nossas contribuições para o aceleramento da criações de pipelines e de sua exploração do espaço de projeto. Referente à criação de pipelines, as abordagens propostas alcançam uma aceleração de até 100× quando comparadas às abordagens do estado-da-arte, levando à economia de 164 horas em uma exploração de espaço de projeto completa com menos de 1% de impacto na qualidadedos resultados. Referente à exploração do espaço de projeto, as abordagens propostas alcançam uma aceleração de até 9:5×, mantendo menos de 1% de impacto na qualidade dos resultados.
- Imprenta:
- Publisher place: São Carlos
- Date published: 2019
- Data da defesa: 31.05.2019
-
ABNT
ROSA, Leandro de Souza. Fast Code Exploration for Pipeline Processing in FPGA Accelerators. 2019. Tese (Doutorado) – Universidade de São Paulo, São Carlos, 2019. Disponível em: https://teses.usp.br/teses/disponiveis/55/55134/tde-21082019-143417/. Acesso em: 09 abr. 2026. -
APA
Rosa, L. de S. (2019). Fast Code Exploration for Pipeline Processing in FPGA Accelerators (Tese (Doutorado). Universidade de São Paulo, São Carlos. Recuperado de https://teses.usp.br/teses/disponiveis/55/55134/tde-21082019-143417/ -
NLM
Rosa L de S. Fast Code Exploration for Pipeline Processing in FPGA Accelerators [Internet]. 2019 ;[citado 2026 abr. 09 ] Available from: https://teses.usp.br/teses/disponiveis/55/55134/tde-21082019-143417/ -
Vancouver
Rosa L de S. Fast Code Exploration for Pipeline Processing in FPGA Accelerators [Internet]. 2019 ;[citado 2026 abr. 09 ] Available from: https://teses.usp.br/teses/disponiveis/55/55134/tde-21082019-143417/
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
