Low-latency reconfigurable entropy digital true random number generator with bias detection and correction (2020)
- Authors:
- Autor USP: LUPPE, MAXIMILIAM - EESC
- Unidade: EESC
- DOI: 10.1109/TCSI.2019.2960694
- Subjects: CONSUMO DE ENERGIA ELÉTRICA; COMPUTAÇÃO RECONFIGURÁVEL; ENGENHARIA ELÉTRICA
- Language: Inglês
- Imprenta:
- Publisher place: Piscataway, NJ, USA
- Date published: 2020
- Source:
- Título: IEEE Transactions on Circuits and Systems - Part 1 : regular papers
- ISSN: 1549-8328
- Volume/Número/Paginação/Ano: v. 67, n. 5, p. 1562-1575, May 2020
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
CARREIRA, Leonardo Bosco et al. Low-latency reconfigurable entropy digital true random number generator with bias detection and correction. IEEE Transactions on Circuits and Systems - Part 1 : regular papers, v. 67, n. 5, p. 1562-1575, 2020Tradução . . Disponível em: https://doi.org/10.1109/TCSI.2019.2960694. Acesso em: 26 dez. 2025. -
APA
Carreira, L. B., Danielson, P., Rahimi, A. A., Luppe, M., & Gupta, S. (2020). Low-latency reconfigurable entropy digital true random number generator with bias detection and correction. IEEE Transactions on Circuits and Systems - Part 1 : regular papers, 67( 5), 1562-1575. doi:10.1109/TCSI.2019.2960694 -
NLM
Carreira LB, Danielson P, Rahimi AA, Luppe M, Gupta S. Low-latency reconfigurable entropy digital true random number generator with bias detection and correction [Internet]. IEEE Transactions on Circuits and Systems - Part 1 : regular papers. 2020 ; 67( 5): 1562-1575.[citado 2025 dez. 26 ] Available from: https://doi.org/10.1109/TCSI.2019.2960694 -
Vancouver
Carreira LB, Danielson P, Rahimi AA, Luppe M, Gupta S. Low-latency reconfigurable entropy digital true random number generator with bias detection and correction [Internet]. IEEE Transactions on Circuits and Systems - Part 1 : regular papers. 2020 ; 67( 5): 1562-1575.[citado 2025 dez. 26 ] Available from: https://doi.org/10.1109/TCSI.2019.2960694 - Estudo e análise de custo/desempenho de núcleos de microcontroladores 8051 para instrumentação e sistemas embarcados
- Cálculo de histograma em FPGA para processamento de imagens em tempo real
- Arquitetura em FPGA para o cálculo da transformada de distância genérica em tempo real
- Implementação e aplicação de opencores de MCU da família PIC16 em FPGA
- Desenvolvimento de um processador pipeline dedicado para extração de bordas em tempo real
- Arquiteturas para dilatação exata
- Estudo da implementação de opencores de microcontroladores PIC em FPGA
- Analisador lógico para análise on-chip de sistemas digitais implementados em FPGA
- Fractal dimension based on Minkowski-Bouligand method using exponential dilations
- Controlador de LCD gráfico de baixo custo para sistemas embarcados
Informações sobre o DOI: 10.1109/TCSI.2019.2960694 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
08952882.pdf |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
