Scaling up modulo scheduling for high-level synthesis (2019)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- DOI: 10.1109/TCAD.2018.2834440
- Subjects: CIRCUITOS FPGA; ALGORITMOS GENÉTICOS; COMPUTAÇÃO RECONFIGURÁVEL; ALGORITMOS DE SCHEDULING; SCHEDULING
- Keywords: Loop Pipeline; Modulo Scheduling; High-Level Synthesis
- Language: Inglês
- Imprenta:
- Publisher place: Los Alamitos, CA
- Date published: 2019
- Source:
- Título do periódico: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
- ISSN: 0278-0070
- Volume/Número/Paginação/Ano: v. 38, n. 5, p. 912-925, 2019
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
ROSA, Leandro de Souza e BOUGANIS, Christos-Savvas e BONATO, Vanderlei. Scaling up modulo scheduling for high-level synthesis. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, v. 38, n. 5, p. 912-925, 2019Tradução . . Disponível em: https://doi.org/10.1109/TCAD.2018.2834440. Acesso em: 18 set. 2024. -
APA
Rosa, L. de S., Bouganis, C. -S., & Bonato, V. (2019). Scaling up modulo scheduling for high-level synthesis. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 38( 5), 912-925. doi:10.1109/TCAD.2018.2834440 -
NLM
Rosa L de S, Bouganis C-S, Bonato V. Scaling up modulo scheduling for high-level synthesis [Internet]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2019 ; 38( 5): 912-925.[citado 2024 set. 18 ] Available from: https://doi.org/10.1109/TCAD.2018.2834440 -
Vancouver
Rosa L de S, Bouganis C-S, Bonato V. Scaling up modulo scheduling for high-level synthesis [Internet]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2019 ; 38( 5): 912-925.[citado 2024 set. 18 ] Available from: https://doi.org/10.1109/TCAD.2018.2834440 - Designing embedded systems with MARTE: a PIM to PSM converter
- Applied Reconfigurable Computing
- Modelagem, otimização e prototipação de sistemas embarcados em FPGA
- Projeto de um módulo de aquisição e pré-processamento de imagem colorida baseado em computação reconfigurável e aplicado a robôs móveis
- Designing FPGA-based embedded systems with MARTE: a PIM to PSM converter
- LALPC: exploiting parallelism from FPGAS using C language
- Run-time cache configuration for the LEON-3 embedded processor
- Special issue on applied reconfigurable computing [Editorial]
- NovaCORE vFPGA: virtualização e reconfiguração instantânea
- Non-iterative SDC modulo scheduling for high-level synthesis
Informações sobre o DOI: 10.1109/TCAD.2018.2834440 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
