A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA (2018)
- Authors:
- Autor USP: BONATO, VANDERLEI - ICMC
- Unidade: ICMC
- DOI: 10.1007/s11265-017-1243-9
- Subjects: COMPUTAÇÃO RECONFIGURÁVEL; SISTEMAS EMBUTIDOS; ROBÓTICA; COMPUTAÇÃO EVOLUTIVA
- Keywords: Fixed-point; Floating-point; Kalman filter; Systolic arrays; FPGA
- Language: Inglês
- Imprenta:
- Publisher place: The Netherlands
- Date published: 2018
- Source:
- Título: Journal of Signal Processing Systems
- ISSN: 1939-8018
- Volume/Número/Paginação/Ano: v. 90, n. 3, p. 357-369, Mar. 2018
- Status:
- Artigo possui versão em acesso aberto em repositório (Green Open Access)
- Versão do Documento:
- Versão submetida (Pré-print)
- Acessar versão aberta:
-
ABNT
ROSA, Leandro de Souza et al. A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA. Journal of Signal Processing Systems, v. 90, n. 3, p. 357-369, 2018Tradução . . Disponível em: https://doi.org/10.1007/s11265-017-1243-9. Acesso em: 02 abr. 2026. -
APA
Rosa, L. de S., Dasu, A., Diniz, P. C., & Bonato, V. (2018). A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA. Journal of Signal Processing Systems, 90( 3), 357-369. doi:10.1007/s11265-017-1243-9 -
NLM
Rosa L de S, Dasu A, Diniz PC, Bonato V. A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA [Internet]. Journal of Signal Processing Systems. 2018 ; 90( 3): 357-369.[citado 2026 abr. 02 ] Available from: https://doi.org/10.1007/s11265-017-1243-9 -
Vancouver
Rosa L de S, Dasu A, Diniz PC, Bonato V. A Faddeev systolic array for EKF-SLAM and its arithmetic data representation impact on FPGA [Internet]. Journal of Signal Processing Systems. 2018 ; 90( 3): 357-369.[citado 2026 abr. 02 ] Available from: https://doi.org/10.1007/s11265-017-1243-9 - Designing FPGA-based embedded systems with MARTE: a PIM to PSM converter
- LALPC: exploiting parallelism from FPGAS using C language
- Run-time cache configuration for the LEON-3 embedded processor
- Special issue on applied reconfigurable computing [Editorial]
- Scaling up modulo scheduling for high-level synthesis
- Designing embedded systems with MARTE: a PIM to PSM converter
- Applied Reconfigurable Computing
- Modelagem, otimização e prototipação de sistemas embarcados em FPGA
- NovaCORE vFPGA: virtualização e reconfiguração instantânea
- A tool to support Bluespec SystemVerilog coding based on UML diagrams
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
Por se tratar de integração com serviço externo, podem existir diferentes versões do trabalho (como preprints ou postprints), que podem diferir da versão publicada.
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
