Hybrid low-dropout voltage regulator designed with TFET-MOSFET nanowire technologies (2023)
- Authors:
- USP affiliated authors: MARTINO, JOÃO ANTONIO - EP ; TOLÊDO, RODRIGO DO NASCIMENTO - EP
- Unidade: EP
- DOI: 10.1088/1361-6641/aceb84
- Subjects: CIRCUITOS ANALÓGICOS; TRANSISTORES
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Source:
- Título: Semiconductor Science and Technology
- ISSN: 0268-1242
- Volume/Número/Paginação/Ano: v. 38, n. 9, p. 1-12, 2023. Article nº 095013
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
TOLEDO, Rodrigo do Nascimento e MARTINO, João Antonio e AGOPIAN, Paula Ghedini Der. Hybrid low-dropout voltage regulator designed with TFET-MOSFET nanowire technologies. Semiconductor Science and Technology, v. 38, n. 9, p. 1-12, 2023Tradução . . Disponível em: https://doi.org/10.1088/1361-6641/aceb84. Acesso em: 23 jan. 2026. -
APA
Toledo, R. do N., Martino, J. A., & Agopian, P. G. D. (2023). Hybrid low-dropout voltage regulator designed with TFET-MOSFET nanowire technologies. Semiconductor Science and Technology, 38( 9), 1-12. doi:10.1088/1361-6641/aceb84 -
NLM
Toledo R do N, Martino JA, Agopian PGD. Hybrid low-dropout voltage regulator designed with TFET-MOSFET nanowire technologies [Internet]. Semiconductor Science and Technology. 2023 ; 38( 9): 1-12.[citado 2026 jan. 23 ] Available from: https://doi.org/10.1088/1361-6641/aceb84 -
Vancouver
Toledo R do N, Martino JA, Agopian PGD. Hybrid low-dropout voltage regulator designed with TFET-MOSFET nanowire technologies [Internet]. Semiconductor Science and Technology. 2023 ; 38( 9): 1-12.[citado 2026 jan. 23 ] Available from: https://doi.org/10.1088/1361-6641/aceb84 - Nanowire TFET with different source compositions applied to low-dropout voltage regulator
- Low-dropout voltage regulator designed with nanowire TFET with different source composition experimental data
- Regulador linear de baixa queda de tensão projetado com TFETs fabricados em nanofios de silício
- Comparison of low-dropout voltage regulators designed with line and nanowire tunnel-FET experimental data including a simple process variability analysis
- Comparison between low-dropout voltage regulators designed with line and nanowire tunnel field effect transistors using experimental data
- Analog circuit design using graded-channel SOI NMOSFETs
- Extraction of the interface charge density at the silicon substrate interface in SOI MOSFET's at cryogenic temperatures
- Extraction of the interface and oxide charge density in silicon-on-insulator MOSFETs
- Projeto de um processo CMOS com cavidade dupla e dimensões de porta de 2 um
- Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time
Informações sobre o DOI: 10.1088/1361-6641/aceb84 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
Hybrid low-dropout voltag... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
