Temperature influence on operational transconductance amplifier designed with triple gate TFET (2022)
- Authors:
- USP affiliated authors: MARTINO, JOÃO ANTONIO - EP ; CAMARGO, RAPHAEL GIL - EP
- Unidade: EP
- DOI: 10.1109/SBMICRO55822.2022.9880962
- Subjects: ANÁLISE TÉRMICA; AMPLIFICADORES
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Piscataway
- Date published: 2022
- Source:
- Título: SBMICRO
- Conference titles: Symposium on Microelectronics Technology
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
CAMARGO, Raphael Gil e MARTINO, João Antonio e AGOPIAN, Paula Ghedini Der. Temperature influence on operational transconductance amplifier designed with triple gate TFET. 2022, Anais.. Piscataway: IEEE, 2022. Disponível em: https://doi.org/10.1109/SBMICRO55822.2022.9880962. Acesso em: 23 jan. 2026. -
APA
Camargo, R. G., Martino, J. A., & Agopian, P. G. D. (2022). Temperature influence on operational transconductance amplifier designed with triple gate TFET. In SBMICRO. Piscataway: IEEE. doi:10.1109/SBMICRO55822.2022.9880962 -
NLM
Camargo RG, Martino JA, Agopian PGD. Temperature influence on operational transconductance amplifier designed with triple gate TFET [Internet]. SBMICRO. 2022 ;[citado 2026 jan. 23 ] Available from: https://doi.org/10.1109/SBMICRO55822.2022.9880962 -
Vancouver
Camargo RG, Martino JA, Agopian PGD. Temperature influence on operational transconductance amplifier designed with triple gate TFET [Internet]. SBMICRO. 2022 ;[citado 2026 jan. 23 ] Available from: https://doi.org/10.1109/SBMICRO55822.2022.9880962 - Amplificador operacional de transcondutância projetado com TFET de porta tripla operando em diferentes temperaturas
- Analog circuit design using graded-channel SOI NMOSFETs
- Extraction of the interface charge density at the silicon substrate interface in SOI MOSFET's at cryogenic temperatures
- Extraction of the interface and oxide charge density in silicon-on-insulator MOSFETs
- Projeto de um processo CMOS com cavidade dupla e dimensões de porta de 2 um
- Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time
- Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation
- Observation of the Two-Sided Read Window on UTBOX SOI 1T-DRAM: Measurement Setup, Numerical and Empirical Results
- Estudo comparativo de estruturas de fonte e dreno de transistores mos submicrometricos
- Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices
Informações sobre o DOI: 10.1109/SBMICRO55822.2022.9880962 (Fonte: oaDOI API)
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
Sysno 3156957 Temperature... |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
