Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time (2014)
- Authors:
- Autor USP: MARTINO, JOÃO ANTONIO - EP
- Unidade: EP
- DOI: 10.1109/led.2014.2319094
- Subjects: TRANSISTORES; MODELOS MATEMÁTICOS; CAPACITORES
- Language: Inglês
- Source:
- Título: IEEE Electron Device Letters
- Volume/Número/Paginação/Ano: v. 35, n. 6, p. 639-641, June 2014
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
NISSIMOFF, Albert et al. Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time. IEEE Electron Device Letters, v. 35, n. 6, p. 639-641, 2014Tradução . . Disponível em: https://doi.org/10.1109/led.2014.2319094. Acesso em: 23 jan. 2026. -
APA
Nissimoff, A., Martino, J. A., Aoulaiche, M., Veloso, A., Witters, L. J., Simoen, E., & Claeys, C. (2014). Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time. IEEE Electron Device Letters, 35( 6), 639-641. doi:10.1109/led.2014.2319094 -
NLM
Nissimoff A, Martino JA, Aoulaiche M, Veloso A, Witters LJ, Simoen E, Claeys C. Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time [Internet]. IEEE Electron Device Letters. 2014 ; 35( 6): 639-641.[citado 2026 jan. 23 ] Available from: https://doi.org/10.1109/led.2014.2319094 -
Vancouver
Nissimoff A, Martino JA, Aoulaiche M, Veloso A, Witters LJ, Simoen E, Claeys C. Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time [Internet]. IEEE Electron Device Letters. 2014 ; 35( 6): 639-641.[citado 2026 jan. 23 ] Available from: https://doi.org/10.1109/led.2014.2319094 - Analog circuit design using graded-channel SOI NMOSFETs
- Extraction of the interface charge density at the silicon substrate interface in SOI MOSFET's at cryogenic temperatures
- Extraction of the interface and oxide charge density in silicon-on-insulator MOSFETs
- Projeto de um processo CMOS com cavidade dupla e dimensões de porta de 2 um
- Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation
- Observation of the Two-Sided Read Window on UTBOX SOI 1T-DRAM: Measurement Setup, Numerical and Empirical Results
- Estudo comparativo de estruturas de fonte e dreno de transistores mos submicrometricos
- Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices
- Effective channel length and series resistence extraction error induced by the substrate in enhancement-mode SOI nMOSFETs
- Simultaneous extraction of the silicon film and front oxide thicknesses on fully depleted SOI nMOSFETs
Informações sobre o DOI: 10.1109/led.2014.2319094 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
