Analog parameters of strained non-rectangular triplegate FinFETs (2010)
- Authors:
- Autor USP: MARTINO, JOAO ANTONIO - EP
- Unidade: EP
- DOI: 10.1149/1.3474138
- Assunto: SIMULAÇÃO DE SISTEMAS
- Language: Inglês
- Imprenta:
- Publisher place: New Jersey
- Date published: 2010
- Source:
- Título: Microelectronics Technology and Devices - SBMicro 2010
- ISSN: 1938-5862
- Volume/Número/Paginação/Ano: v.31, n.1, p. 21-28, 2010
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
BÜHLER, Rudolf Theoderich e GIACOMINI, R. e MARTINO, João Antonio. Analog parameters of strained non-rectangular triplegate FinFETs. Microelectronics Technology and Devices - SBMicro 2010, v. 31, n. 1, p. 21-28, 2010Tradução . . Disponível em: https://doi.org/10.1149/1.3474138. Acesso em: 27 jan. 2026. -
APA
Bühler, R. T., Giacomini, R., & Martino, J. A. (2010). Analog parameters of strained non-rectangular triplegate FinFETs. Microelectronics Technology and Devices - SBMicro 2010, 31( 1), 21-28. doi:10.1149/1.3474138 -
NLM
Bühler RT, Giacomini R, Martino JA. Analog parameters of strained non-rectangular triplegate FinFETs [Internet]. Microelectronics Technology and Devices - SBMicro 2010. 2010 ;31( 1): 21-28.[citado 2026 jan. 27 ] Available from: https://doi.org/10.1149/1.3474138 -
Vancouver
Bühler RT, Giacomini R, Martino JA. Analog parameters of strained non-rectangular triplegate FinFETs [Internet]. Microelectronics Technology and Devices - SBMicro 2010. 2010 ;31( 1): 21-28.[citado 2026 jan. 27 ] Available from: https://doi.org/10.1149/1.3474138 - Analog circuit design using graded-channel SOI NMOSFETs
- Extraction of the interface charge density at the silicon substrate interface in SOI MOSFET's at cryogenic temperatures
- Extraction of the interface and oxide charge density in silicon-on-insulator MOSFETs
- Projeto de um processo CMOS com cavidade dupla e dimensões de porta de 2 um
- Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time
- Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation
- Observation of the Two-Sided Read Window on UTBOX SOI 1T-DRAM: Measurement Setup, Numerical and Empirical Results
- Estudo comparativo de estruturas de fonte e dreno de transistores mos submicrometricos
- Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices
- Effective channel length and series resistence extraction error induced by the substrate in enhancement-mode SOI nMOSFETs
Informações sobre o DOI: 10.1149/1.3474138 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
