Projeto, fabricação e caracterização elétrica de uma nova estrutura para o SOI MOSFET (2000)
- Authors:
- Autor USP: PAVANELLO, MARCELO ANTONIO - EP
- Unidade: EP
- Sigla do Departamento: PSI
- Assunto: ENGENHARIA ELÉTRICA
- Language: Português
- Abstract: Apresentamos neste trabalho o projeto, fabricação e caracterização elétrica de uma nova estrutura para o SOI MOSFET, desenvolvida com o intuito de minimizar os efeitos bipolares parasitários que afetam os transistores SOI totalmente depletadosconvencionais. O projeto da nova estrutura proposta é realizado com base na física que descreve a ocorrência destes efeitos parasitas e com o auxílio de simuladores numéricos bidimensionais de dispositivos, resultando em um transistor com perfilassimétrico de dopantes na região de canal. O processo de fabricação dos novos transistores é desenvolvido mantendo a total compatibilidade com o processo normalmente utilizado para fabricar transistores SOI convencionais. Obtivemos umtransistor que apresenta significativas melhoras na tensão de ruptura e na variação da tensão de limiar, decorrentes do elevado campo elétrico na região de dreno, além aumentar a transcondutância e reduzir a condutância de saída do dispositivo,se comparado aos transistores SOI MOSFET convencionais. O desempenho do novo transistor proposto para aplicações em circuitos analógicos é também estudado, apresentando seu grande potencial para obtenção de amplificadores com elevado ganho ereduzida potência consumida.
- Imprenta:
- Data da defesa: 28.04.2000
-
ABNT
PAVANELLO, Marcelo Antonio. Projeto, fabricação e caracterização elétrica de uma nova estrutura para o SOI MOSFET. 2000. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2000. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21102024-093642/pt-br.php. Acesso em: 26 jan. 2026. -
APA
Pavanello, M. A. (2000). Projeto, fabricação e caracterização elétrica de uma nova estrutura para o SOI MOSFET (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21102024-093642/pt-br.php -
NLM
Pavanello MA. Projeto, fabricação e caracterização elétrica de uma nova estrutura para o SOI MOSFET [Internet]. 2000 ;[citado 2026 jan. 26 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21102024-093642/pt-br.php -
Vancouver
Pavanello MA. Projeto, fabricação e caracterização elétrica de uma nova estrutura para o SOI MOSFET [Internet]. 2000 ;[citado 2026 jan. 26 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-21102024-093642/pt-br.php - Influência do substrato no transistor SOI MOSFET em temperatura ambiente (300k) e em baixa temperatura (77k)
- Liquid helium temperature operation of graded-channel SOI nMOSFETs
- Simulation of a Miller OpAmp with FinFETs at High temperatures
- Improved operation of graded-channel SOI nMOSFETs down to liquid helium temperature
- Analog performance of graded-channel SOI NMOSFETS at low temperatures
- A simple analytical model of graded-channel SOI nMOSFET transconductance
- Implementation of tunable resistors using graded-channel SOI MOSFETs operating in cryogenic environments
- Analysis of harmonic distortion in graded-channel SOI MOSFETs at high temperatures
- Design of operational transconductance amplifiers with improved gain by using graded-channel SOI nMOSFETs
- Comparison between drain induced barrier lowering in partially and fully depleted 0.13'mu'm SOI nMOSFETs in low temperature operation
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
