Influence of accumulation layer on interface trap density extraction (1998)
- Authors:
- Autor USP: MARTINO, JOAO ANTONIO - EP
- Unidade: EP
- DOI: 10.1049/el:19981678
- Assunto: ENERGIA ELÉTRICA
- Language: Inglês
- Imprenta:
- Source:
- Título: Electronics Letters
- Volume/Número/Paginação/Ano: v.34, n.25, p.2439-2441, 1998
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
SONNENBERG, Victor e MARTINO, João Antonio. Influence of accumulation layer on interface trap density extraction. Electronics Letters, v. 34, n. 25, p. 2439-2441, 1998Tradução . . Disponível em: https://doi.org/10.1049/el:19981678. Acesso em: 23 jan. 2026. -
APA
Sonnenberg, V., & Martino, J. A. (1998). Influence of accumulation layer on interface trap density extraction. Electronics Letters, 34( 25), 2439-2441. doi:10.1049/el:19981678 -
NLM
Sonnenberg V, Martino JA. Influence of accumulation layer on interface trap density extraction [Internet]. Electronics Letters. 1998 ;34( 25): 2439-2441.[citado 2026 jan. 23 ] Available from: https://doi.org/10.1049/el:19981678 -
Vancouver
Sonnenberg V, Martino JA. Influence of accumulation layer on interface trap density extraction [Internet]. Electronics Letters. 1998 ;34( 25): 2439-2441.[citado 2026 jan. 23 ] Available from: https://doi.org/10.1049/el:19981678 - Analog circuit design using graded-channel SOI NMOSFETs
- Extraction of the interface charge density at the silicon substrate interface in SOI MOSFET's at cryogenic temperatures
- Extraction of the interface and oxide charge density in silicon-on-insulator MOSFETs
- Projeto de um processo CMOS com cavidade dupla e dimensões de porta de 2 um
- Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time
- Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation
- Observation of the Two-Sided Read Window on UTBOX SOI 1T-DRAM: Measurement Setup, Numerical and Empirical Results
- Estudo comparativo de estruturas de fonte e dreno de transistores mos submicrometricos
- Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices
- Effective channel length and series resistence extraction error induced by the substrate in enhancement-mode SOI nMOSFETs
Informações sobre o DOI: 10.1049/el:19981678 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
