Mapping estimator for OpenCL heterogeneous accelerators (2018)
- Authors:
- USP affiliated authors: BONATO, VANDERLEI - ICMC ; PERINA, ANDRE BANNWART - ICMC
- Unidade: ICMC
- DOI: 10.1109/FPT.2018.00057
- Subjects: APRENDIZADO COMPUTACIONAL; EFICIÊNCIA ENERGÉTICA; ESTATÍSTICA COMPUTACIONAL
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Publisher: IEEE
- Publisher place: Piscataway
- Date published: 2018
- Source:
- Título do periódico: Proceedings
- Conference titles: International Conference on Field-Programmable Technology - FPT
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
PERINA, André Bannwart e BONATO, Vanderlei. Mapping estimator for OpenCL heterogeneous accelerators. 2018, Anais.. Piscataway: IEEE, 2018. Disponível em: https://doi.org/10.1109/FPT.2018.00057. Acesso em: 19 abr. 2024. -
APA
Perina, A. B., & Bonato, V. (2018). Mapping estimator for OpenCL heterogeneous accelerators. In Proceedings. Piscataway: IEEE. doi:10.1109/FPT.2018.00057 -
NLM
Perina AB, Bonato V. Mapping estimator for OpenCL heterogeneous accelerators [Internet]. Proceedings. 2018 ;[citado 2024 abr. 19 ] Available from: https://doi.org/10.1109/FPT.2018.00057 -
Vancouver
Perina AB, Bonato V. Mapping estimator for OpenCL heterogeneous accelerators [Internet]. Proceedings. 2018 ;[citado 2024 abr. 19 ] Available from: https://doi.org/10.1109/FPT.2018.00057 - ProfCounter: line-level cycle counter for Xilinx OpenCL high-level synthesis
- Lina: timing-constrained high-level synthesis performance estimator for fast DSE
- Fast resource and timing aware design optimisation for high-level synthesis
- Lina: a fast design optimisation tool for software-based FPGA programming
- A tool to support Bluespec SystemVerilog coding based on UML diagrams
- A method to convert floating to fixed-point EKF-SLAM for embedded robotics
- Power/performance optimization in FPGA-based asymmetric multi-core systems
- Reducing the overall cache miss rate using different cache sizes for heterogeneous multi-core processors
- Parameterizable ethernet network-on-chip architecture on FPGA
- Projeto de um módulo de aquisição e pré-processamento de imagem colorida baseado em computação reconfigurável e aplicado a robôs móveis
Informações sobre o DOI: 10.1109/FPT.2018.00057 (Fonte: oaDOI API)
Download do texto completo
Tipo | Nome | Link | |
---|---|---|---|
2952341_postprint.pdf | Direct link |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas