Fast resource and timing aware design optimisation for high-level synthesis (2021)
- Authors:
- USP affiliated authors: BONATO, VANDERLEI - ICMC ; PERINA, ANDRE BANNWART - ICMC
- Unidade: ICMC
- DOI: 10.1109/TC.2021.3112260
- Subjects: HARDWARE; ANÁLISE DE DESEMPENHO
- Keywords: Reconfigurable Hardware; High-Level Synthesis; Design Space Exploration
- Agências de fomento:
- Language: Inglês
- Imprenta:
- Publisher place: Piscataway
- Date published: 2021
- Source:
- Título: IEEE Transactions on Computers
- ISSN: 0018-9340
- Volume/Número/Paginação/Ano: v. 70, n. 12, p. 2070-2082, 2021
- Status:
- Artigo possui versão em acesso aberto em repositório (Green Open Access)
- Versão do Documento:
- Versão submetida (Pré-print)
- Acessar versão aberta:
-
ABNT
PERINA, André Bannwart et al. Fast resource and timing aware design optimisation for high-level synthesis. IEEE Transactions on Computers, v. 70, n. 12, p. 2070-2082, 2021Tradução . . Disponível em: https://doi.org/10.1109/TC.2021.3112260. Acesso em: 09 abr. 2026. -
APA
Perina, A. B., Silitonga, A., Becker, J., & Bonato, V. (2021). Fast resource and timing aware design optimisation for high-level synthesis. IEEE Transactions on Computers, 70( 12), 2070-2082. doi:10.1109/TC.2021.3112260 -
NLM
Perina AB, Silitonga A, Becker J, Bonato V. Fast resource and timing aware design optimisation for high-level synthesis [Internet]. IEEE Transactions on Computers. 2021 ; 70( 12): 2070-2082.[citado 2026 abr. 09 ] Available from: https://doi.org/10.1109/TC.2021.3112260 -
Vancouver
Perina AB, Silitonga A, Becker J, Bonato V. Fast resource and timing aware design optimisation for high-level synthesis [Internet]. IEEE Transactions on Computers. 2021 ; 70( 12): 2070-2082.[citado 2026 abr. 09 ] Available from: https://doi.org/10.1109/TC.2021.3112260 - Memory aware design optimisation for high-level synthesis
- Mapping estimator for OpenCL heterogeneous accelerators
- ProfCounter: line-level cycle counter for Xilinx OpenCL high-level synthesis
- Lina: timing-constrained high-level synthesis performance estimator for fast DSE
- Lina: a fast design optimisation tool for software-based FPGA programming
- Designing FPGA-based embedded systems with MARTE: a PIM to PSM converter
- LALPC: exploiting parallelism from FPGAS using C language
- Run-time cache configuration for the LEON-3 embedded processor
- Special issue on applied reconfigurable computing [Editorial]
- Scaling up modulo scheduling for high-level synthesis
Informações sobre a disponibilidade de versões do artigo em acesso aberto coletadas automaticamente via oaDOI API (Unpaywall).
Por se tratar de integração com serviço externo, podem existir diferentes versões do trabalho (como preprints ou postprints), que podem diferir da versão publicada.
Download do texto completo
| Tipo | Nome | Link | |
|---|---|---|---|
 |
3042380_Apendice_postprin... | ||
|
3042380_postprint.pdf |
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
