Improved analytical model for ZTC bias point for strained Tri-gates FinFETs (2010)
- Authors:
- USP affiliated authors: MARTINO, JOAO ANTONIO - EP ; ALMEIDA, LUCIANO MENDES - EP
- Unidade: EP
- DOI: 10.1149/1.3474183
- Assunto: ELETROQUÍMICA
- Language: Inglês
- Imprenta:
- Publisher place: New Jersey
- Date published: 2010
- Source:
- Título: Microelectronics Technology and Devices - SBMicro 2010
- ISSN: 1938-5862
- Volume/Número/Paginação/Ano: v.31, n.1, p. 385-392, 2010
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
ALMEIDA, Luciano Mendes et al. Improved analytical model for ZTC bias point for strained Tri-gates FinFETs. Microelectronics Technology and Devices - SBMicro 2010, v. 31, n. 1, p. 385-392, 2010Tradução . . Disponível em: https://doi.org/10.1149/1.3474183. Acesso em: 26 jan. 2026. -
APA
Almeida, L. M., Martino, J. A., Simoen, E., & Claeys, C. (2010). Improved analytical model for ZTC bias point for strained Tri-gates FinFETs. Microelectronics Technology and Devices - SBMicro 2010, 31( 1), 385-392. doi:10.1149/1.3474183 -
NLM
Almeida LM, Martino JA, Simoen E, Claeys C. Improved analytical model for ZTC bias point for strained Tri-gates FinFETs [Internet]. Microelectronics Technology and Devices - SBMicro 2010. 2010 ;31( 1): 385-392.[citado 2026 jan. 26 ] Available from: https://doi.org/10.1149/1.3474183 -
Vancouver
Almeida LM, Martino JA, Simoen E, Claeys C. Improved analytical model for ZTC bias point for strained Tri-gates FinFETs [Internet]. Microelectronics Technology and Devices - SBMicro 2010. 2010 ;31( 1): 385-392.[citado 2026 jan. 26 ] Available from: https://doi.org/10.1149/1.3474183 - Estudo de célula de memória dinâmica de apenas um transistor SOI de óxido enterrado ultrafino
- On the variability of the low-frequency noise in UTBOX SOI nMOSFETs
- Analog circuit design using graded-channel SOI NMOSFETs
- Extraction of the interface charge density at the silicon substrate interface in SOI MOSFET's at cryogenic temperatures
- Extraction of the interface and oxide charge density in silicon-on-insulator MOSFETs
- Projeto de um processo CMOS com cavidade dupla e dimensões de porta de 2 um
- Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time
- Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation
- Observation of the Two-Sided Read Window on UTBOX SOI 1T-DRAM: Measurement Setup, Numerical and Empirical Results
- Estudo comparativo de estruturas de fonte e dreno de transistores mos submicrometricos
Informações sobre o DOI: 10.1149/1.3474183 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
