Analog performance of bulk and DTMOS triple-gate devices (2010)
- Authors:
- USP affiliated authors: MARTINO, JOAO ANTONIO - EP ; ANDRADE, MARIA GLÓRIA CAÑO DE - EP
- Unidade: EP
- DOI: 10.1149/1.3474143
- Subjects: TRANSISTORES; SEMICONDUTORES
- Language: Inglês
- Imprenta:
- Publisher place: New Jersey
- Date published: 2010
- Source:
- Título: Microelectronics Technology and Devices - SBMicro 2010
- ISSN: 1938-5862
- Volume/Número/Paginação/Ano: v.31, n.1, p. 67-74, 2010
- Este periódico é de acesso aberto
- Este artigo NÃO é de acesso aberto
-
ABNT
CAÑO DE ANDRADE, Maria Glória e MARTINO, João Antonio. Analog performance of bulk and DTMOS triple-gate devices. Microelectronics Technology and Devices - SBMicro 2010, v. 31, n. 1, p. 67-74, 2010Tradução . . Disponível em: https://doi.org/10.1149/1.3474143. Acesso em: 26 jan. 2026. -
APA
Caño de Andrade, M. G., & Martino, J. A. (2010). Analog performance of bulk and DTMOS triple-gate devices. Microelectronics Technology and Devices - SBMicro 2010, 31( 1), 67-74. doi:10.1149/1.3474143 -
NLM
Caño de Andrade MG, Martino JA. Analog performance of bulk and DTMOS triple-gate devices [Internet]. Microelectronics Technology and Devices - SBMicro 2010. 2010 ;31( 1): 67-74.[citado 2026 jan. 26 ] Available from: https://doi.org/10.1149/1.3474143 -
Vancouver
Caño de Andrade MG, Martino JA. Analog performance of bulk and DTMOS triple-gate devices [Internet]. Microelectronics Technology and Devices - SBMicro 2010. 2010 ;31( 1): 67-74.[citado 2026 jan. 26 ] Available from: https://doi.org/10.1149/1.3474143 - Analog performance at room and low temperature of triple-gate devices: Bulk, DTMOS, BOI and SOI
- Estudo de transistores de porta tripla de Corpo
- Analog circuit design using graded-channel SOI NMOSFETs
- Extraction of the interface charge density at the silicon substrate interface in SOI MOSFET's at cryogenic temperatures
- Extraction of the interface and oxide charge density in silicon-on-insulator MOSFETs
- Projeto de um processo CMOS com cavidade dupla e dimensões de porta de 2 um
- Spike Anneal Peak Temperature Impact on 1T-DRAM Retention Time
- Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation
- Observation of the Two-Sided Read Window on UTBOX SOI 1T-DRAM: Measurement Setup, Numerical and Empirical Results
- Estudo comparativo de estruturas de fonte e dreno de transistores mos submicrometricos
Informações sobre o DOI: 10.1149/1.3474143 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
