Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM (2013)
- Autores:
- Autores USP: MARTINO, JOÃO ANTONIO - EP ; SASAKI, KATIA REGINA AKEMI - EP
- Unidade: EP
- DOI: 10.1016/j.sse.2013.02.038
- Assunto: SIMULAÇÃO
- Idioma: Inglês
- Fonte:
- Título do periódico: Solid-State Electronics Volume 90, December 2013, Pages 149-154
- Volume/Número/Paginação/Ano: v. 90, p. 149-154, Dec 2013
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
ALMEIDA, Luciano Mendes et al. Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM. Solid-State Electronics Volume 90, December 2013, Pages 149-154, v. 90, p. 149-154, 2013Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2013.02.038. Acesso em: 20 set. 2024. -
APA
Almeida, L. M., Sasaki, K. R. A., Caillat, C., Aoulaiche, M., Collaert, N., Jurczak, M., et al. (2013). Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM. Solid-State Electronics Volume 90, December 2013, Pages 149-154, 90, 149-154. doi:10.1016/j.sse.2013.02.038 -
NLM
Almeida LM, Sasaki KRA, Caillat C, Aoulaiche M, Collaert N, Jurczak M, Simoen E, Claeys C, Martino JA. Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM [Internet]. Solid-State Electronics Volume 90, December 2013, Pages 149-154. 2013 ; 90 149-154.[citado 2024 set. 20 ] Available from: https://doi.org/10.1016/j.sse.2013.02.038 -
Vancouver
Almeida LM, Sasaki KRA, Caillat C, Aoulaiche M, Collaert N, Jurczak M, Simoen E, Claeys C, Martino JA. Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM [Internet]. Solid-State Electronics Volume 90, December 2013, Pages 149-154. 2013 ; 90 149-154.[citado 2024 set. 20 ] Available from: https://doi.org/10.1016/j.sse.2013.02.038 - Enhanced dynamic threshold voltage UTBB SOI nMOSFETs
- Extensionless UTBB FDSOI Devices in Enhanced Dynamic Threshold Mode under Low Power Point of View
- Impact of the extension region concentration on the UTBOX IT-FBRAM
- Propostas de melhorias de desempenho de célula de memória dinâmica utilizando um único transistor UTBOX SOI
- Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices
- Improvement of Retention Time Using Pulsed Back Gate Bias on UTBOX SOI Memory Cell
- Estudo de transistores SOI MOSFETs com camada de silício e óxido enterrado ultrafinos operando em modo de tensão de limiar dinâmica
- Study of ISFET for KCl sensing
- An enzymatic glucose biosensor using the BESOI MOSFET
- Analytical Model for Threshold Voltage in UTBB SOI MOSFET in Dynamic Threshold Voltage Operation
Informações sobre o DOI: 10.1016/j.sse.2013.02.038 (Fonte: oaDOI API)
Como citar
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
