Enhanced dynamic threshold voltage UTBB SOI nMOSFETs (2015)
- Authors:
- USP affiliated authors: MARTINO, JOÃO ANTONIO - EP ; SASAKI, KATIA REGINA AKEMI - EP
- Unidade: EP
- DOI: 10.1016/j.sse.2015.02.011
- Subjects: SEMICONDUTORES; MICROELETRÔNICA
- Language: Inglês
- Source:
- Título do periódico: Solid-State Electronics
- Volume/Número/Paginação/Ano: v. 112, p. 19-23, Oct 2015
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
SASAKI, Kátia Regina Akemi et al. Enhanced dynamic threshold voltage UTBB SOI nMOSFETs. Solid-State Electronics, v. 112, p. 19-23, 2015Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2015.02.011. Acesso em: 26 abr. 2024. -
APA
Sasaki, K. R. A., Manini, M. B., Claeys, C., Simoen, E., & Martino, J. A. (2015). Enhanced dynamic threshold voltage UTBB SOI nMOSFETs. Solid-State Electronics, 112, 19-23. doi:10.1016/j.sse.2015.02.011 -
NLM
Sasaki KRA, Manini MB, Claeys C, Simoen E, Martino JA. Enhanced dynamic threshold voltage UTBB SOI nMOSFETs [Internet]. Solid-State Electronics. 2015 ; 112 19-23.[citado 2024 abr. 26 ] Available from: https://doi.org/10.1016/j.sse.2015.02.011 -
Vancouver
Sasaki KRA, Manini MB, Claeys C, Simoen E, Martino JA. Enhanced dynamic threshold voltage UTBB SOI nMOSFETs [Internet]. Solid-State Electronics. 2015 ; 112 19-23.[citado 2024 abr. 26 ] Available from: https://doi.org/10.1016/j.sse.2015.02.011 - Optimizing the front and back biases for the best sense margin and retention time in UTBOX FBRAM
- Extensionless UTBB FDSOI Devices in Enhanced Dynamic Threshold Mode under Low Power Point of View
- Impact of the extension region concentration on the UTBOX IT-FBRAM
- Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices
- Propostas de melhorias de desempenho de célula de memória dinâmica utilizando um único transistor UTBOX SOI
- Estudo de transistores SOI MOSFETs com camada de silício e óxido enterrado ultrafinos operando em modo de tensão de limiar dinâmica
- Improvement of Retention Time Using Pulsed Back Gate Bias on UTBOX SOI Memory Cell
- An enzymatic glucose biosensor using the BESOI MOSFET
- Analytical Model for Threshold Voltage in UTBB SOI MOSFET in Dynamic Threshold Voltage Operation
- The leakage drain current behavior in graded-channel SOI nMOSFETs operating up to 300 o.C
Informações sobre o DOI: 10.1016/j.sse.2015.02.011 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas