ReP USP - Resultado da busca

Tese (Doutorado)
Diretrizes para uma nova metodologia de projeto digital (2004)
Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria (Orientador)
Unidade: EP
Subjects: CAD, CIRCUITOS INTEGRADOS VLSI, ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVEIRA, Reinaldo. Diretrizes para uma nova metodologia de projeto digital. 2004. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2004. . Acesso em: 24 abr. 2026.
APA
Silveira, R. (2004). Diretrizes para uma nova metodologia de projeto digital (Tese (Doutorado). Universidade de São Paulo, São Paulo.
NLM
Silveira R. Diretrizes para uma nova metodologia de projeto digital. 2004 ;[citado 2026 abr. 24 ]
Vancouver
Silveira R. Diretrizes para uma nova metodologia de projeto digital. 2004 ;[citado 2026 abr. 24 ]
Trabalho de evento
Modeling and E1/TU12 mapper for SDH systems (2000)
Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria
Source: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVEIRA, Reinaldo e VAN NOIJE, Wilhelmus Adrianus Maria. Modeling and E1/TU12 mapper for SDH systems. 2000, Anais.. Los Alamitos: IEEE, 2000. . Acesso em: 24 abr. 2026.
APA
Silveira, R., & Van Noije, W. A. M. (2000). Modeling and E1/TU12 mapper for SDH systems. In Proceedings. Los Alamitos: IEEE.
NLM
Silveira R, Van Noije WAM. Modeling and E1/TU12 mapper for SDH systems. Proceedings. 2000 ;[citado 2026 abr. 24 ]
Vancouver
Silveira R, Van Noije WAM. Modeling and E1/TU12 mapper for SDH systems. Proceedings. 2000 ;[citado 2026 abr. 24 ]
Artigo de periodico
Estudo de caso: tornando um projeto testável utilizando ferramentas Synopsys (2000)
Silveira, Reinaldo; Amazonas, José Roberto de Almeida
Source: Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Telecomunicações e Controle. Unidade: EP
Assunto: TELECOMUNICAÇÕES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVEIRA, Reinaldo e AMAZONAS, José Roberto de Almeida. Estudo de caso: tornando um projeto testável utilizando ferramentas Synopsys. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Telecomunicações e Controle, n. 11, 2000Tradução . . Disponível em: https://repositorio.usp.br/directbitstream/9e7d880a-2198-46b0-af12-5898e3639ff1/BT-PTC-0011_1137268_250820_104710.pdf. Acesso em: 24 abr. 2026.
APA
Silveira, R., & Amazonas, J. R. de A. (2000). Estudo de caso: tornando um projeto testável utilizando ferramentas Synopsys. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Telecomunicações e Controle, (11). Recuperado de https://repositorio.usp.br/directbitstream/9e7d880a-2198-46b0-af12-5898e3639ff1/BT-PTC-0011_1137268_250820_104710.pdf
NLM
Silveira R, Amazonas JR de A. Estudo de caso: tornando um projeto testável utilizando ferramentas Synopsys [Internet]. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Telecomunicações e Controle. 2000 ;(11):[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/9e7d880a-2198-46b0-af12-5898e3639ff1/BT-PTC-0011_1137268_250820_104710.pdf
Vancouver
Silveira R, Amazonas JR de A. Estudo de caso: tornando um projeto testável utilizando ferramentas Synopsys [Internet]. Boletim Técnico da Escola Politécnica da USP. Departamento de Engenharia de Telecomunicações e Controle. 2000 ;(11):[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/9e7d880a-2198-46b0-af12-5898e3639ff1/BT-PTC-0011_1137268_250820_104710.pdf
Trabalho de evento
A 1.4Gbit/s CMOS for 50Ω ECL systems (1997)
Soares Junior, João Navarro ; Silveira, Reinaldo; Romão, Fábio Luís; Van Noije, Wilhelmus Adrianus Maria
Source: Proceedings. Conference titles: Great Lakes Symposium on VLSI. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro et al. A 1.4Gbit/s CMOS for 50Ω ECL systems. 1997, Anais.. Los Alamitos: IEEE Computer Society Press, 1997. . Acesso em: 24 abr. 2026.
APA
Soares Junior, J. N., Silveira, R., Romão, F. L., & Van Noije, W. A. M. (1997). A 1.4Gbit/s CMOS for 50Ω ECL systems. In Proceedings. Los Alamitos: IEEE Computer Society Press.
NLM
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. A 1.4Gbit/s CMOS for 50Ω ECL systems. Proceedings. 1997 ;[citado 2026 abr. 24 ]
Vancouver
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. A 1.4Gbit/s CMOS for 50Ω ECL systems. Proceedings. 1997 ;[citado 2026 abr. 24 ]
Trabalho de evento
Circuito buffer conversor cmos / ecl (1996)
Soares Junior, João Navarro ; Silveira, Reinaldo; Romão, Fabio Luis; Van Noije, Wilhelmus Adrianus Maria
Source: Anais SBCCI. Conference titles: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOARES JUNIOR, João Navarro et al. Circuito buffer conversor cmos / ecl. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 24 abr. 2026.
APA
Soares Junior, J. N., Silveira, R., Romão, F. L., & Van Noije, W. A. M. (1996). Circuito buffer conversor cmos / ecl. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe.
NLM
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2026 abr. 24 ]
Vancouver
Soares Junior JN, Silveira R, Romão FL, Van Noije WAM. Circuito buffer conversor cmos / ecl. Anais SBCCI. 1996 ;[citado 2026 abr. 24 ]
Trabalho de evento
Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m (1996)
Romão, Fábio Luís; Soares Junior, João Navarro ; Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria
Source: Anais SBCCI. Conference titles: Simposio Brasileiro de Concepcao de Circuitos Integrados. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís et al. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. 1996, Anais.. Recife: Sbc/Sbmicro/Ufpe, 1996. . Acesso em: 24 abr. 2026.
APA
Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1996). Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. In Anais SBCCI. Recife: Sbc/Sbmicro/Ufpe.
NLM
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. Anais SBCCI. 1996 ;[citado 2026 abr. 24 ]
Vancouver
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito mux 8.1 no padrao sonet / sdh a taxas de 1,25gb / s na tecnologia cmos 0,7m. Anais SBCCI. 1996 ;[citado 2026 abr. 24 ]
Trabalho de evento
1.2 gb / s sonet / sdh demux in cmos technology (1995)
Romão, Fábio Luís; Soares Junior, João Navarro ; Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria
Source: Microwave Century: Proceedings. Conference titles: International Microwave and Optoelectronics Conference - SBMO-IEEE MTT-S. Unidade: EP
Assunto: TECNOLOGIA DE MICRO-ONDAS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís et al. 1.2 gb / s sonet / sdh demux in cmos technology. 1995, Anais.. New York: Ieee/Sbmo, 1995. . Acesso em: 24 abr. 2026.
APA
Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1995). 1.2 gb / s sonet / sdh demux in cmos technology. In Microwave Century: Proceedings. New York: Ieee/Sbmo.
NLM
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. 1.2 gb / s sonet / sdh demux in cmos technology. Microwave Century: Proceedings. 1995 ;[citado 2026 abr. 24 ]
Vancouver
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. 1.2 gb / s sonet / sdh demux in cmos technology. Microwave Century: Proceedings. 1995 ;[citado 2026 abr. 24 ]
Trabalho de evento
Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s (1995)
Romão, Fábio Luís; Soares Junior, João Navarro ; Silveira, Reinaldo; Van Noije, Wilhelmus Adrianus Maria
Source: Memorias. Conference titles: Workshop Iberchip. Unidade: EP
Assunto: CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís et al. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. 1995, Anais.. Santa Fe de Bogota: Universidad de los Andes, 1995. . Acesso em: 24 abr. 2026.
APA
Romão, F. L., Soares Junior, J. N., Silveira, R., & Van Noije, W. A. M. (1995). Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. In Memorias. Santa Fe de Bogota: Universidad de los Andes.
NLM
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. Memorias. 1995 ;[citado 2026 abr. 24 ]
Vancouver
Romão FL, Soares Junior JN, Silveira R, Van Noije WAM. Projeto do circuito demux 8: 1 com byte align no padrao sonet / sda a taxas de 1,25gb / s. Memorias. 1995 ;[citado 2026 abr. 24 ]
Artigo de periodico
Tudo que se precisa saber sobre a teoria da fft - transformada rapida de fourier (1994)
Romão, Fábio Luís; Silveira, Reinaldo; Casagrande, R; Cabral Júnior, Euvaldo Ferreira
Source: Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica. Unidade: EP
Assunto: FUNÇÕES ESPECIAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís et al. Tudo que se precisa saber sobre a teoria da fft - transformada rapida de fourier. Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica, n. 12, 1994Tradução . . Disponível em: https://repositorio.usp.br/directbitstream/037c9869-e433-45da-90ff-35b46663f70a/BT-PEE-9412_260130_115107.pdf. Acesso em: 24 abr. 2026.
APA
Romão, F. L., Silveira, R., Casagrande, R., & Cabral Júnior, E. F. (1994). Tudo que se precisa saber sobre a teoria da fft - transformada rapida de fourier. Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica, ( 12). Recuperado de https://repositorio.usp.br/directbitstream/037c9869-e433-45da-90ff-35b46663f70a/BT-PEE-9412_260130_115107.pdf
NLM
Romão FL, Silveira R, Casagrande R, Cabral Júnior EF. Tudo que se precisa saber sobre a teoria da fft - transformada rapida de fourier [Internet]. Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica. 1994 ;( 12):[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/037c9869-e433-45da-90ff-35b46663f70a/BT-PEE-9412_260130_115107.pdf
Vancouver
Romão FL, Silveira R, Casagrande R, Cabral Júnior EF. Tudo que se precisa saber sobre a teoria da fft - transformada rapida de fourier [Internet]. Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica. 1994 ;( 12):[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/037c9869-e433-45da-90ff-35b46663f70a/BT-PEE-9412_260130_115107.pdf
Artigo de periodico
Analise do ruido sonoro em uma sala de aquisicao de amostras de som com microcomputador (1994)
Romão, Fábio Luís; Silveira, Reinaldo; Cabral Júnior, Euvaldo Ferreira
Source: Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica. Unidade: EP
Assunto: PROCESSAMENTO DE SINAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROMÃO, Fábio Luís e SILVEIRA, Reinaldo e CABRAL JÚNIOR, Euvaldo Ferreira. Analise do ruido sonoro em uma sala de aquisicao de amostras de som com microcomputador. Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica, n. 13, 1994Tradução . . Disponível em: https://repositorio.usp.br/directbitstream/b3afb7f9-9407-47e8-b1c6-8ad763c9354e/BT-PEE-9413_260130_115026.pdf. Acesso em: 24 abr. 2026.
APA
Romão, F. L., Silveira, R., & Cabral Júnior, E. F. (1994). Analise do ruido sonoro em uma sala de aquisicao de amostras de som com microcomputador. Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica, ( 13). Recuperado de https://repositorio.usp.br/directbitstream/b3afb7f9-9407-47e8-b1c6-8ad763c9354e/BT-PEE-9413_260130_115026.pdf
NLM
Romão FL, Silveira R, Cabral Júnior EF. Analise do ruido sonoro em uma sala de aquisicao de amostras de som com microcomputador [Internet]. Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica. 1994 ;( 13):[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/b3afb7f9-9407-47e8-b1c6-8ad763c9354e/BT-PEE-9413_260130_115026.pdf
Vancouver
Romão FL, Silveira R, Cabral Júnior EF. Analise do ruido sonoro em uma sala de aquisicao de amostras de som com microcomputador [Internet]. Boletim Tecnico da Escola Politecnica da USP, Departamento de Engenharia Eletronica. 1994 ;( 13):[citado 2026 abr. 24 ] Available from: https://repositorio.usp.br/directbitstream/b3afb7f9-9407-47e8-b1c6-8ad763c9354e/BT-PEE-9413_260130_115026.pdf
Dissertação (Mestrado)
Unidades lógicas e aritméticas de alto desempenho: uma experiência utilizando técnicas alternativas (1993)
Silveira, Reinaldo; Próspero Sanchez, Pedro Luís (Orientador)
Unidade: EP
Assunto: ENGENHARIA ELÉTRICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVEIRA, Reinaldo. Unidades lógicas e aritméticas de alto desempenho: uma experiência utilizando técnicas alternativas. 1993. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 1993. Disponível em: https://teses.usp.br/teses/disponiveis/3/3140/tde-28112024-122452/. Acesso em: 24 abr. 2026.
APA
Silveira, R. (1993). Unidades lógicas e aritméticas de alto desempenho: uma experiência utilizando técnicas alternativas (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://teses.usp.br/teses/disponiveis/3/3140/tde-28112024-122452/
NLM
Silveira R. Unidades lógicas e aritméticas de alto desempenho: uma experiência utilizando técnicas alternativas [Internet]. 1993 ;[citado 2026 abr. 24 ] Available from: https://teses.usp.br/teses/disponiveis/3/3140/tde-28112024-122452/
Vancouver
Silveira R. Unidades lógicas e aritméticas de alto desempenho: uma experiência utilizando técnicas alternativas [Internet]. 1993 ;[citado 2026 abr. 24 ] Available from: https://teses.usp.br/teses/disponiveis/3/3140/tde-28112024-122452/

USP Schools

ReP

Filtros

Authors

USP affiliated authors

Date published

Subjects

Source title

Publisher

Conference titles