Analog performance of vertical nanowire TFETs as a function of temperature and transport mechanism (2015)
- Authors:
- Autor USP: MARTINO, JOÃO ANTONIO - EP
- Unidade: EP
- DOI: 10.1016/j.sse.2015.02.006
- Subjects: TRANSISTORES; MICROELETRÔNICA
- Language: Inglês
- Source:
- Título do periódico: Solid-State Electronics
- Volume/Número/Paginação/Ano: v. 112, p. 51-55, Oct 2015
- Este periódico é de assinatura
- Este artigo NÃO é de acesso aberto
- Cor do Acesso Aberto: closed
-
ABNT
MARTINO, Márcio Dalla Valle; THEAN, Aaron; CLAEYS, Cor; et al. Analog performance of vertical nanowire TFETs as a function of temperature and transport mechanism. Solid-State Electronics[S.l.], v. 112, p. 51-55, 2015. Disponível em: < https://doi.org/10.1016/j.sse.2015.02.006 > DOI: 10.1016/j.sse.2015.02.006. -
APA
Martino, M. D. V., Thean, A., Claeys, C., Nevesa, F., Agopian, P. G. D., Martino, J. A., et al. (2015). Analog performance of vertical nanowire TFETs as a function of temperature and transport mechanism. Solid-State Electronics, 112, 51-55. doi:10.1016/j.sse.2015.02.006 -
NLM
Martino MDV, Thean A, Claeys C, Nevesa F, Agopian PGD, Martino JA, Vandooren A, Rooyackers R, Simoen E. Analog performance of vertical nanowire TFETs as a function of temperature and transport mechanism [Internet]. Solid-State Electronics. 2015 ; 112 51-55.Available from: https://doi.org/10.1016/j.sse.2015.02.006 -
Vancouver
Martino MDV, Thean A, Claeys C, Nevesa F, Agopian PGD, Martino JA, Vandooren A, Rooyackers R, Simoen E. Analog performance of vertical nanowire TFETs as a function of temperature and transport mechanism [Internet]. Solid-State Electronics. 2015 ; 112 51-55.Available from: https://doi.org/10.1016/j.sse.2015.02.006 - Transistor soi-nmosfet nao auto-alinhado
- Impact of substrate effect on the fully depleted soi mesfet subthreshold slope at 300k and 77k
- Simple method for the determination of the interface trap density at 77k in fully depleted acumulation mode soi mosfets
- Metodo simples para a obtencao da densidade de armadilhas na primeira e segunda interface em soi-mosfet
- Combined l and series resistance extraction of ldd mosfets
- Influencia da temperatura em transistores soi (silicon on insulator) mosfets
- New method for determination of the fixed charge densities at the buried oxide interfaces in soi mosfets
- Modelagem do substrato e novos métodos de caracterização elétrica de SOI MOSFET
- A novel leakage drain current model for SOI MOSFETs devices at high temperature
- Components of the leakage current in enhancement-mode SOI nMOSFETs at high temperature. (em CD-Rom)
Informações sobre o DOI: 10.1016/j.sse.2015.02.006 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
