The graded-channel SOI MOSFET to alleviate the parasitic bipolar effects and improve the output characteristics (1999)
- Authors:
- Autor USP: MARTINO, JOÃO ANTONIO - EP
- Unidade: EP
- Assunto: ELETROQUÍMICA
- Language: Inglês
- Imprenta:
- Publisher place: Pennington
- Date published: 1999
- Source:
- Título: Electrochemical Society Proceedings
- ISSN: 0161-6374
- Volume/Número/Paginação/Ano: v. 99-3, p. 293-298, 1999
- Conference titles: International Symposium on Silicon-on-Insulator Technology and Devices
-
ABNT
PAVANELLO, Marcelo Antonio et al. The graded-channel SOI MOSFET to alleviate the parasitic bipolar effects and improve the output characteristics. Electrochemical Society Proceedings. Pennington: Escola Politécnica, Universidade de São Paulo. . Acesso em: 10 jan. 2026. , 1999 -
APA
Pavanello, M. A., Martino, J. A., Dessard, V., & Flandre, D. (1999). The graded-channel SOI MOSFET to alleviate the parasitic bipolar effects and improve the output characteristics. Electrochemical Society Proceedings. Pennington: Escola Politécnica, Universidade de São Paulo. -
NLM
Pavanello MA, Martino JA, Dessard V, Flandre D. The graded-channel SOI MOSFET to alleviate the parasitic bipolar effects and improve the output characteristics. Electrochemical Society Proceedings. 1999 ; 99-3 293-298.[citado 2026 jan. 10 ] -
Vancouver
Pavanello MA, Martino JA, Dessard V, Flandre D. The graded-channel SOI MOSFET to alleviate the parasitic bipolar effects and improve the output characteristics. Electrochemical Society Proceedings. 1999 ; 99-3 293-298.[citado 2026 jan. 10 ] - TCAD Strain Calibration Versus Nanobeam Diffraction of Source/Drain Stressors for Ge MOSFETs
- Carriers mobility extraction methods for triple-gate FinFET
- Analysis of the linear kink effect in partially depleted SOI nMOSFETs
- Simple method to extract the length dependent mobility degradation factor at 77 K
- Low temperature and channel engineering influence on harmonic distortion of soi nmosfets for analog applications
- Analysis of the capacitance vs. voltage in graded channel SOI capacitor
- Temperature influence on the generation lifetime determination based on drain current transients in partially depleted SOI nMOSFETs
- Projeto de processos de fabricação avançados aplicáveis nas tecnologias CMOS micrométricas
- Proposta de uma sequência simples de fabricação de circuitos integrados digitais NMOS com carga em depleção e porta de silício policristalino
- Um processo CMOS de cavidade dupla para comprimento de porta de 2µm
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
